基于RISC-V指令集处理器的控制器研究
| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-14页 |
| 1.2.1 国内研究现状 | 第10-11页 |
| 1.2.2 国外研究现状 | 第11-14页 |
| 1.3 论文主要内容与安排 | 第14-16页 |
| 第2章 RISC-V指令系统 | 第16-31页 |
| 2.1 指令系统的发展 | 第16-17页 |
| 2.2 RISC-VISA概述 | 第17-26页 |
| 2.2.1 指令格式 | 第17-21页 |
| 2.2.2 寻址方式 | 第21-23页 |
| 2.2.3 RISC-V指令类型 | 第23-26页 |
| 2.3 CPU的RISC-V指令系统 | 第26-30页 |
| 2.3.1 CPU的RISC-V指令格式 | 第26-27页 |
| 2.3.2 指令系统的寻址方式 | 第27-28页 |
| 2.3.3 CPU的指令类型 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 组合逻辑控制器的设计 | 第31-49页 |
| 3.1 CPU的整体结构 | 第31-32页 |
| 3.2 控制器的整体结构 | 第32-34页 |
| 3.2.1 控制器的设计思路 | 第32页 |
| 3.2.2 组合逻辑控制器的组成 | 第32-33页 |
| 3.2.3 控制器的实现途径 | 第33-34页 |
| 3.3 时序节拍部分 | 第34-37页 |
| 3.3.1 节拍的确定与周期选择的设计 | 第35-37页 |
| 3.3.2 节拍脉冲形成电路设计 | 第37页 |
| 3.4 指令译码器部分 | 第37-40页 |
| 3.4.1 指令译码器的工作原理 | 第37-38页 |
| 3.4.2 指令译码器的电路设计 | 第38-40页 |
| 3.5 组合逻辑电路部分 | 第40-48页 |
| 3.5.1 组合逻辑电路的设计思路 | 第40-41页 |
| 3.5.2 控制信号的节拍划分 | 第41-45页 |
| 3.5.3 控制信号逻辑表达式的综合与化简 | 第45-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第4章 寄存器的设计 | 第49-54页 |
| 4.1 寄存器的设计 | 第49-53页 |
| 4.1.1 寄存器的分类 | 第49-50页 |
| 4.1.2 CPU上寄存器的设计 | 第50-53页 |
| 4.2 本章小结 | 第53-54页 |
| 第5章 控制器的仿真测试和CPU整机调试 | 第54-64页 |
| 5.1 控制器的仿真测试 | 第54-59页 |
| 5.1.1 指令译码器的仿真测试 | 第54-55页 |
| 5.1.2 组合逻辑电路的仿真测试 | 第55-57页 |
| 5.1.3 控制器的整体仿真测试 | 第57-59页 |
| 5.2 整机调试 | 第59-63页 |
| 5.2.1 控制器接口的配置 | 第59-60页 |
| 5.2.2 CPU执行指令的操作过程 | 第60-61页 |
| 5.2.3 程序的执行实验 | 第61-63页 |
| 5.3 本章小结 | 第63-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-71页 |
| 附录 | 第71-75页 |
| 附录A:指令的流程图 | 第71-73页 |
| 附录B:组合逻辑电路图 | 第73-74页 |
| 附录C:控制器引脚分配图 | 第74-75页 |
| 致谢 | 第75-76页 |
| 攻读学位期间发表论文及成果 | 第76页 |
