多通道时钟交织SAR ADC的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第7-12页 |
| 1.1 研究背景 | 第7-8页 |
| 1.2 应用 | 第8-9页 |
| 1.3 研究现状 | 第9-10页 |
| 1.4 研究内容及贡献 | 第10-11页 |
| 1.5 论文的组织结构 | 第11-12页 |
| 第二章 多通道时钟交织ADC的研究 | 第12-26页 |
| 2.1 模数转换器参数定义 | 第12-16页 |
| 2.1.1 静态参数 | 第14-15页 |
| 2.1.2 动态参数 | 第15-16页 |
| 2.2 高速动态比较器的研究 | 第16-23页 |
| 2.2.1 高速动态比较器原理 | 第16-17页 |
| 2.2.2 动态比较器的建立时间 | 第17-19页 |
| 2.2.3 失调以及失调校正 | 第19-22页 |
| 2.2.4 回踢噪声 | 第22-23页 |
| 2.3 多通道时钟交织ADC的非理想性 | 第23-24页 |
| 2.4 时钟偏差 | 第24-26页 |
| 第三章 多通道ADC时钟偏差校正算法设计 | 第26-43页 |
| 3.1 多通道ADC时钟偏差校正 | 第26-28页 |
| 3.1.1 时钟偏差校准方法 | 第26-27页 |
| 3.1.2 快速傅立叶变换法校正 | 第27-28页 |
| 3.1.3 边沿检测校正法 | 第28页 |
| 3.2 均化过零点数算法 | 第28-32页 |
| 3.2.1 过零点数算法原理 | 第28-29页 |
| 3.2.2 过零点概率与采样时钟间隔关系 | 第29-31页 |
| 3.2.3 均化过零点算法结构 | 第31-32页 |
| 3.3 最大相关度算法 | 第32-37页 |
| 3.3.1 最大相关度原理 | 第32-33页 |
| 3.3.2 时钟偏差与相关度关系 | 第33-34页 |
| 3.3.3 最大相关度算法结构 | 第34-35页 |
| 3.3.4 最大相关度算法仿真 | 第35-37页 |
| 3.4 时钟偏差校正算法的改进 | 第37-39页 |
| 3.4.1 两种算法的优缺点 | 第37-38页 |
| 3.4.2 最小过零点数算法 | 第38-39页 |
| 3.5 改进算法建模仿真结果 | 第39-43页 |
| 第四章 逐次逼近模数转换器设计 | 第43-64页 |
| 4.1 SAR ADC工作原理 | 第43-48页 |
| 4.1.1 基本结构 | 第43-44页 |
| 4.1.2 二进制搜索算法 | 第44-46页 |
| 4.1.3 电荷分配原理 | 第46-47页 |
| 4.1.4 系统结构 | 第47-48页 |
| 4.2 DAC电路设计 | 第48-53页 |
| 4.2.1 桥接电容对线性度的影响 | 第48页 |
| 4.2.2 单位电容失配对线性度影响 | 第48-51页 |
| 4.2.3 寄生电容对线性度影响 | 第51-53页 |
| 4.3 Boostrap开关设计 | 第53-54页 |
| 4.4 比较器设计 | 第54-59页 |
| 4.4.1 两级锁存器 | 第54-56页 |
| 4.4.2 预放大电路 | 第56页 |
| 4.4.3 失调校准电路 | 第56-59页 |
| 4.5 SAR控制逻辑设计 | 第59-60页 |
| 4.6 时钟产生电路 | 第60页 |
| 4.7 非交叠时钟产生电路 | 第60-61页 |
| 4.8 版图设计 | 第61-62页 |
| 4.9 SARADC仿真结果 | 第62-64页 |
| 第五章 测试结果 | 第64-72页 |
| 5.1 测试方法 | 第64-67页 |
| 5.1.1 测试平台的搭建 | 第64-67页 |
| 5.2 芯片测试结果 | 第67-72页 |
| 第六章 总结和展望 | 第72-73页 |
| 6.1 工作总结 | 第72页 |
| 6.2 未来展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
