| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-9页 |
| 1 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 课题意义及来源 | 第9-10页 |
| 1.3 国内外现状及发展趋势 | 第10-12页 |
| 1.4 主要研究内容 | 第12-13页 |
| 2 系统设计 | 第13-17页 |
| 2.1 设计方案分析 | 第13-14页 |
| 2.2 FPGA器件选型 | 第14页 |
| 2.3 Virtex-5平台的FPGA介绍 | 第14-15页 |
| 2.4 基于FPGA的系统设计 | 第15-17页 |
| 3 硬件电路设计 | 第17-35页 |
| 3.1 模块电源设计 | 第17页 |
| 3.2 FPGA配置电路设计 | 第17-18页 |
| 3.3 1553B总线电路设计 | 第18-22页 |
| 3.4 ARINC429总线电路设计 | 第22-24页 |
| 3.5 DDR2存储器电路 | 第24-27页 |
| 3.6 高速串行RapidIO相关电路设计 | 第27-31页 |
| 3.7 高速PCB设计 | 第31-35页 |
| 4 FPGA实现 | 第35-55页 |
| 4.1 开发环境EDK | 第35-37页 |
| 4.1.1 EDK介绍 | 第35页 |
| 4.1.2 EDK的组成 | 第35-36页 |
| 4.1.3 基于EDK的开发流程 | 第36-37页 |
| 4.2 FPGA内部设计概述 | 第37-38页 |
| 4.3 PowerPC440处理器的基本嵌入式系统 | 第38-39页 |
| 4.4 DDR2存储器功能FPGA设计 | 第39-41页 |
| 4.5 1553B总线的FPGA设计 | 第41-42页 |
| 4.6 ARINC429总线的FPGA设计 | 第42-43页 |
| 4.7 串行RapidIO功能设计 | 第43-52页 |
| 4.7.1 Serial RapidIO核介绍 | 第43-44页 |
| 4.7.2 Serial RapidIO核时钟设计 | 第44-45页 |
| 4.7.3 Serial RapidIO核用户接口设计 | 第45-47页 |
| 4.7.4 双端口RAM(DPRAM)设计 | 第47-48页 |
| 4.7.5 Target端接口写DPRAM操作 | 第48-50页 |
| 4.7.6 Target端接口读DPRAM操作 | 第50-52页 |
| 4.8 软件设计 | 第52-55页 |
| 5 总结和展望 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-59页 |
