| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 高速信号采集的目的和意义 | 第14页 |
| 1.2 高速信号采集技术的发展 | 第14-16页 |
| 1.3 本论文研究的主要内容 | 第16-18页 |
| 第二章 实时信号处理机介绍 | 第18-32页 |
| 2.1 VPX总线 | 第18-19页 |
| 2.1.1 概述 | 第18页 |
| 2.1.2 总线结构 | 第18页 |
| 2.1.3 高速连接器 | 第18-19页 |
| 2.1.4 电源与散热 | 第19页 |
| 2.2 实时信号处理机 | 第19-24页 |
| 2.2.1 设备组成 | 第19-22页 |
| 2.2.2 设备功能 | 第22-24页 |
| 2.3 信号采集过程 | 第24-28页 |
| 2.3.1 信号采集系统的基本组成 | 第24-25页 |
| 2.3.2 信号采集系统的指标和主要性能 | 第25-28页 |
| 2.4 采样定理 | 第28页 |
| 2.5 量化 | 第28-30页 |
| 2.5.1 量化 | 第28页 |
| 2.5.2 量化方法和量化误差 | 第28-30页 |
| 2.6 本章小结 | 第30-32页 |
| 第三章 硬件电路设计与实现 | 第32-48页 |
| 3.1 数据采集模块总体设计 | 第32页 |
| 3.2 A/D采集模块外围电路设计 | 第32-35页 |
| 3.3 时钟模块电路设计 | 第35-37页 |
| 3.4 电源模块电路设计 | 第37-39页 |
| 3.5 基于FPGA的数据处理接口设计 | 第39-40页 |
| 3.5.1 FPGA的性能指标 | 第39页 |
| 3.5.2 VPX的接口电路设计 | 第39-40页 |
| 3.6 信号采集模块的PCB设计 | 第40-47页 |
| 3.6.1 PCB布局设计 | 第40-43页 |
| 3.6.2 多层PCB层叠设计 | 第43-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第四章 FPGA程序设计和结果分析 | 第48-70页 |
| 4.1 A/D芯片的配置 | 第48-50页 |
| 4.2 FPGA片内逻辑设计和板卡调试 | 第50-59页 |
| 4.2.1 采集板卡时钟模块设计 | 第51-53页 |
| 4.2.2 采集板卡复位模块设计 | 第53-54页 |
| 4.2.3 采集板卡A/D控制模块设计 | 第54页 |
| 4.2.4 采集板卡数据处理模块设计 | 第54-59页 |
| 4.3 A/D性能测试 | 第59-63页 |
| 4.3.1 信噪比和有效位数的测试方法 | 第59页 |
| 4.3.2 信噪比和有效位数的测试结果和分析 | 第59-63页 |
| 4.4 基于Rapid IO的数据通信 | 第63-68页 |
| 4.4.1 Serial RapidIO Gen2 IP核配置 | 第63-64页 |
| 4.4.2 基于FPGA的SRIO互联设计和实现 | 第64-68页 |
| 4.5 本章小结 | 第68-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 工作总结 | 第70页 |
| 5.2 工作展望 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |