| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-17页 |
| 1.1 本课题的应用背景和研究基础 | 第7-14页 |
| 1.1.1 信道化技术的研究现状 | 第7-8页 |
| 1.1.2 滤波器组技术的研究现状 | 第8-9页 |
| 1.1.3 非均匀信道化技术 | 第9-12页 |
| 1.1.4 FPGA简介 | 第12-14页 |
| 1.2 本文的主要工作和内容 | 第14-17页 |
| 第二章 基于复指数调制完全重构滤波器组的信道化原理 | 第17-27页 |
| 2.1 滤波器组的一般概念及定义 | 第17-19页 |
| 2.2 复指数调制完全重构滤波器组的信道化算法原理 | 第19-25页 |
| 2.2.1 信号重建的概念和定义 | 第19-20页 |
| 2.2.3 完全重构调制滤波器组的设计 | 第20-23页 |
| 2.2.4 复指数调制完全重构滤波器组的实现结构 | 第23-25页 |
| 2.3 小结 | 第25-27页 |
| 第三章 基于MATLAB的完全重构滤波器组算法仿真 | 第27-37页 |
| 3.1 信道化参数及结构 | 第27-29页 |
| 3.1.1 信道化的参数确定 | 第27-28页 |
| 3.1.2 信道化实现结构 | 第28-29页 |
| 3.2 基于MATLAB的完全重构滤波器组信道化算法仿真 | 第29-35页 |
| 3.2.1 原型滤波器仿真 | 第29-31页 |
| 3.2.2 MATLAB浮点仿真 | 第31-35页 |
| 3.3 小结 | 第35-37页 |
| 第四章 基于完全重构滤波器组的信道化算法FPGA实现 | 第37-63页 |
| 4.1 信道化整体设计 | 第37-41页 |
| 4.1.1 完全重构滤波器组的信道化整体设计 | 第37-38页 |
| 4.1.2 数字分路FPGA总体设计 | 第38-39页 |
| 4.1.3 MATLAB定点仿真 | 第39-41页 |
| 4.2 时钟模块的FPGA实现 | 第41-42页 |
| 4.3 256级触发模块FPGA实现 | 第42-43页 |
| 4.4 串并转换模块FPGA实现 | 第43-45页 |
| 4.5 多项滤波模块FPGA实现 | 第45-47页 |
| 4.6 并串转换模块FPGA实现 | 第47-49页 |
| 4.7 512点IFFT模块FPGA实现 | 第49-56页 |
| 4.7.1 2点IDFT变换模块FPGA实现 | 第51-52页 |
| 4.7.2 系数调整模块FPGA实现 | 第52-53页 |
| 4.7.3 256点IFFT变换模块FPGA实现 | 第53-54页 |
| 4.7.4 512点IFFT变换模块FPGA实现 | 第54-56页 |
| 4.8 整个数字分路设计仿真 | 第56-58页 |
| 4.9 数字合路 | 第58-61页 |
| 4.10 小结 | 第61-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 论文总结 | 第63-64页 |
| 5.2 论文展望 | 第64-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 在读期间的研究成果 | 第71页 |
