非易失性存储介质的性能、能耗和寿命优化研究
摘要 | 第3-5页 |
Abstract | 第5-6页 |
1 绪论 | 第10-24页 |
1.1 引言 | 第10-11页 |
1.2 研究背景 | 第11-15页 |
1.2.1 相变存储器 | 第11-13页 |
1.2.2 自旋转移力矩随机存取存储器 | 第13-14页 |
1.2.3 非易失性存储系统结构 | 第14-15页 |
1.3 国内外相关研究工作 | 第15-19页 |
1.3.1 非易失性存储器的写延迟问题 | 第16-17页 |
1.3.2 非易失性存储器的写能耗问题 | 第17-18页 |
1.3.3 非易失性存储器的寿命问题 | 第18-19页 |
1.4 研究目标和内容 | 第19-20页 |
1.5 论文主要贡献 | 第20-22页 |
1.6 论文组织结构 | 第22-24页 |
2 相变存储器基于凸函数特性的写能耗优化技术 | 第24-46页 |
2.1 引言 | 第24-26页 |
2.2 模型介绍和问题定义 | 第26-32页 |
2.2.1 相变存储器充电模型 | 第26-28页 |
2.2.2 PCM能耗优化问题定义 | 第28-30页 |
2.2.3 PTA写能耗优化NP难问题证明 | 第30-32页 |
2.3 实例分析 | 第32-34页 |
2.4 基于凸函数特性的优化技术 | 第34-38页 |
2.4.1 PTA写机制基于整数规划的算法 | 第34-35页 |
2.4.2 PTA写机制基于贪心算法的划分策略 | 第35-37页 |
2.4.3 PCM芯片电路的改进 | 第37-38页 |
2.5 实验及分析 | 第38-44页 |
2.5.1 实验方法和配置 | 第38-40页 |
2.5.2 实验结果分析 | 第40-44页 |
2.6 本章小结 | 第44-46页 |
3 多层单元相变存储器的写吞吐量优化技术 | 第46-60页 |
3.1 引言 | 第46-47页 |
3.2 研究背景和研究动机 | 第47-49页 |
3.2.1 多层单元相变存储器写机制 | 第47-48页 |
3.2.2 研究动机 | 第48-49页 |
3.3 写单元重组优化技术 | 第49-56页 |
3.3.1 问题定义 | 第49-50页 |
3.3.2 问题最优解证明 | 第50-51页 |
3.3.3 重组写机制的实现 | 第51-56页 |
3.4 实验及分析 | 第56-59页 |
3.4.1 实验配置 | 第56-57页 |
3.4.2 实验结果与分析 | 第57-59页 |
3.5 本章小结 | 第59-60页 |
4 多层单元STT-RAM的两步写减少优化技术 | 第60-76页 |
4.1 引言 | 第60-62页 |
4.2 研究背景与研究动机 | 第62-66页 |
4.2.1 多层单元STT-RAM读写机制 | 第62-64页 |
4.2.2 两步写问题 | 第64-66页 |
4.3 两步写减少优化技术 | 第66-69页 |
4.3.1 概述 | 第66-68页 |
4.3.2 例子展示 | 第68-69页 |
4.3.3 硬件实现 | 第69页 |
4.4 实验及分析 | 第69-73页 |
4.4.1 实验方法和配置 | 第69-71页 |
4.4.2 实验结果与分析 | 第71-73页 |
4.5 本章小结 | 第73-76页 |
5 非易失性存储介质磨损程度的精确记录技术 | 第76-90页 |
5.1 引言 | 第76-77页 |
5.2 模型介绍和研究动机 | 第77-79页 |
5.2.1 磨损程度定义 | 第77-78页 |
5.2.2 研究动机 | 第78-79页 |
5.3 非易失性存储介质磨损程度的精确记录技术 | 第79-84页 |
5.3.1 总体设计 | 第79-81页 |
5.3.2 精确度分析 | 第81-83页 |
5.3.3 计数器可靠性分析 | 第83页 |
5.3.4 本技术运用到磨损技术方法中 | 第83-84页 |
5.4 实验及分析 | 第84-89页 |
5.4.1 实验配置 | 第84-87页 |
5.4.2 实验结果分析 | 第87-89页 |
5.5 本章小结 | 第89-90页 |
6 总结与展望 | 第90-92页 |
致谢 | 第92-94页 |
参考文献 | 第94-104页 |
附录 | 第104-105页 |
A. 攻读博士学位期间的主要研究成果 | 第104页 |
B. 攻读博士学位期间参加的主要科研项目 | 第104-105页 |