| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 选题背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 论文研究内容及意义 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 第二章 匹配滤波器低功耗实现综述 | 第13-19页 |
| 2.1 匹配滤波器简介 | 第13-14页 |
| 2.2 匹配滤波器结构分析 | 第14-18页 |
| 2.2.1 基于开关电流式模拟加法器与模拟存储器的匹配滤波器设计 | 第14-15页 |
| 2.2.2 基于开关电流式模拟加法器与数字存储器的匹配滤波器设计 | 第15-16页 |
| 2.2.3 基于开关电容式模拟加法器与模拟存储器的匹配滤波器设计 | 第16-17页 |
| 2.2.4 近阈值数字折叠匹配滤波器设计 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 匹配滤波器计算阵列的低功耗设计 | 第19-41页 |
| 3.1 计算阵列结构分析与操作数划分 | 第19-20页 |
| 3.2 基于近似加法器的低位操作数优化设计 | 第20-30页 |
| 3.2.1 近似加法器对比 | 第20-23页 |
| 3.2.2 近似加法器在低位操作数上的应用 | 第23-28页 |
| 3.2.3 近似加法器与数据截断法的对比 | 第28-30页 |
| 3.3 基于单元能效优化的高位操作数优化设计 | 第30-39页 |
| 3.3.1 加法器电容/延迟建模 | 第31-36页 |
| 3.3.2 关键路径中精确加法器单元能效优化 | 第36-38页 |
| 3.3.3 HSPICE仿真验证 | 第38-39页 |
| 3.4 本章小结 | 第39-41页 |
| 第四章 匹配滤波器移位电路分析与优化 | 第41-47页 |
| 4.1 移位电路中C~2MOS触发器的功耗分析与应用 | 第41-42页 |
| 4.2 C~2MOS触发器在近阈值下的良率分析与优化 | 第42-46页 |
| 4.3 本章小结 | 第46-47页 |
| 第五章 匹配滤波器设计实现与对比 | 第47-55页 |
| 5.1 设计实现 | 第47-52页 |
| 5.1.1 逻辑设计 | 第47-50页 |
| 5.1.2 物理实现 | 第50-52页 |
| 5.2 优化前后对比分析 | 第52页 |
| 5.3 与其它文献对比 | 第52-54页 |
| 5.4 本章小结 | 第54-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 6.1 总结 | 第55页 |
| 6.2 展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 作者简介 | 第63页 |
