| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 课题研究背景 | 第12-13页 |
| 1.1.1 验证测试面临的挑战 | 第12页 |
| 1.1.2 硬件仿真重要性不断提升 | 第12-13页 |
| 1.1.3 PCIe桥硬件仿真器中的应用 | 第13页 |
| 1.2 国内外研究背景 | 第13-14页 |
| 1.3 本文主要研究内容 | 第14-15页 |
| 1.4 论文结构 | 第15-16页 |
| 第二章 PCIe桥相关知识概述 | 第16-28页 |
| 2.1 硬件仿真器概述 | 第16-17页 |
| 2.1.1 硬件仿真器简介 | 第16-17页 |
| 2.1.2 硬件仿真器开发流程 | 第17页 |
| 2.2 PCIe串行总线协议层级结构 | 第17-22页 |
| 2.2.1 事务层 | 第18-19页 |
| 2.2.2 数据链路层 | 第19-20页 |
| 2.2.3 物理层 | 第20-22页 |
| 2.3 PIPE接口协议规范 | 第22-27页 |
| 2.3.1 PIPE接口信号描述 | 第22-24页 |
| 2.3.2 PIPE接口信号划分 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 PCIe桥设计与实现 | 第28-56页 |
| 3.1 PCIe桥课题研究背景 | 第28页 |
| 3.2 建立专用PCIe桥的必要性分析 | 第28-30页 |
| 3.2.1 数据报文异步传输与PCIe总线协议违反的问题 | 第29页 |
| 3.2.2 数据报文异步传输与流控制 | 第29-30页 |
| 3.3 PCIe桥设计 | 第30-44页 |
| 3.3.1 报文加/解扰逻辑设计 | 第31-33页 |
| 3.3.2 报文解析模块的设计 | 第33-37页 |
| 3.3.3 链路监听模块的设计 | 第37-41页 |
| 3.3.4 流控制模块设计 | 第41-42页 |
| 3.3.5 PCIe桥跨时钟域传输模块设计 | 第42-44页 |
| 3.4 PCIe桥的实现 | 第44-55页 |
| 3.4.1 数据加/解扰模块实现 | 第45-46页 |
| 3.4.2 报文解析逻辑模块实现 | 第46-47页 |
| 3.4.3 流控制的设计与实现 | 第47-49页 |
| 3.4.4 PCIe桥跨时钟域实现 | 第49-52页 |
| 3.4.5 Rx模块 | 第52-53页 |
| 3.4.6 链路监听模块实现 | 第53-55页 |
| 3.5 本章小结 | 第55-56页 |
| 第四章 PCIe桥系统级验证 | 第56-67页 |
| 4.1 PCIe桥仿真环境的设计 | 第56-60页 |
| 4.1.1 用于验证的DMA控制器模型的设计实现 | 第58-60页 |
| 4.2 PCIe桥功能验证 | 第60-64页 |
| 4.2.1 Tx/Rx通路功能验证 | 第60-62页 |
| 4.2.2 PCIe桥流控制以及收发数据验证 | 第62-64页 |
| 4.3 PCIe桥性能分析 | 第64-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 5.1 工作总结 | 第67-68页 |
| 5.2 工作展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 作者在学期间取得的学术成果 | 第73页 |