三维堆叠芯片间电感耦合互联低功耗收发电路优化研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题来源 | 第8页 |
| 1.2 研究背景及意义 | 第8-10页 |
| 1.3 国内外研究现状 | 第10-11页 |
| 1.4 研究内容和目标及创新点 | 第11-13页 |
| 1.5 论文的组织结构 | 第13-14页 |
| 2 三维堆叠芯片间的电感耦合互联通道 | 第14-29页 |
| 2.1 电感耦合互联的通信方式 | 第14-18页 |
| 2.2 电感耦合互联的堆叠方式 | 第18-19页 |
| 2.3 低功耗收发电路的设计方法 | 第19-28页 |
| 2.4 本章小结 | 第28-29页 |
| 3 电感耦合模型及其干扰模型 | 第29-43页 |
| 3.1 电感耦合的基本概念 | 第29-31页 |
| 3.2 电感值的计算 | 第31-38页 |
| 3.3 耦合系数的计算 | 第38-40页 |
| 3.4 电感通道间的干扰模型 | 第40-42页 |
| 3.5 本章小结 | 第42-43页 |
| 4 电流舵结构收发电路的实现 | 第43-54页 |
| 4.1 收发电路的基本结构 | 第43-46页 |
| 4.2 收发电路的仿真分析 | 第46-49页 |
| 4.3 封装测试 | 第49-53页 |
| 4.4 本章小结 | 第53-54页 |
| 5 单相位调制脉冲整形收发电路 | 第54-63页 |
| 5.1 单相位调制收发电路基本结构 | 第54-58页 |
| 5.2 单相位调制收发电路的仿真分析 | 第58-62页 |
| 5.3 本章小结 | 第62-63页 |
| 6 总结 | 第63-65页 |
| 6.1 主要结论和创新点 | 第63-64页 |
| 6.2 下一步需要研究的问题 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 附录（攻读硕士学位期间发表的论文） | 第71页 |
