| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 引言 | 第8-9页 |
| 1.2 Sigma-delta ADC的发展现状和研究方向 | 第9-10页 |
| 1.3 IP核 | 第10页 |
| 1.4 研究目标 | 第10-11页 |
| 1.5 文章组织结构 | 第11-12页 |
| 第二章 Sigma-delta ADC概述 | 第12-24页 |
| 2.1 ADC的主要性能参数 | 第12-14页 |
| 2.1.1 ADC的量化噪声 | 第12-13页 |
| 2.1.2 ADC的静态性能参数 | 第13页 |
| 2.1.3 ADC的动态性能参数 | 第13-14页 |
| 2.2 Sigma-delta ADC三大技术 | 第14-17页 |
| 2.2.1 过采样技术 | 第15页 |
| 2.2.2 噪声整形技术 | 第15-17页 |
| 2.2.3 数字抽取滤波技术 | 第17页 |
| 2.3 Sigma-delta调制器的拓扑结构 | 第17-22页 |
| 2.3.1 二阶Sigma-delta调制器 | 第18-19页 |
| 2.3.2 单环高阶Sigma-delta调制器 | 第19-20页 |
| 2.3.3 级联（MASH）Sigma-delta调制器 | 第20-21页 |
| 2.3.4 多位Sigma-delta调制器 | 第21-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第三章 Sigma-delta ADC中的非理想因素和模型建立 | 第24-38页 |
| 3.1 开关电容积分器的噪声 | 第24-26页 |
| 3.1.1 采样开关的热噪声 | 第24-25页 |
| 3.1.2 运放的噪声 | 第25-26页 |
| 3.2 积分器的非理想因素 | 第26-29页 |
| 3.2.1 运放的有限增益 | 第27-28页 |
| 3.2.2 运放的带宽和摆率 | 第28-29页 |
| 3.3 采样时钟的抖动（jitter） | 第29页 |
| 3.4 多位DAC的非线性 | 第29-30页 |
| 3.5 调制器的Simulink建模及仿真 | 第30-31页 |
| 3.6 数字滤波器的Simulink建模及仿真 | 第31-36页 |
| 3.7 本章小结 | 第36-38页 |
| 第四章 Sigma-delta调制器电路设计 | 第38-52页 |
| 4.1 开关的设计 | 第38-39页 |
| 4.2 两相不交叠时钟的设计 | 第39-40页 |
| 4.3 比较器的设计 | 第40-41页 |
| 4.4 带隙基准源的设计 | 第41-44页 |
| 4.5 积分器的设计 | 第44-46页 |
| 4.6 全差分运放的设计 | 第46-49页 |
| 4.7 调制器电路 | 第49-51页 |
| 4.8 本章小结 | 第51-52页 |
| 第五章 版图及测试 | 第52-54页 |
| 结论 | 第54-56页 |
| 参考文献 | 第56-60页 |
| 攻读硕士学位期间发表的学术论文 | 第60-62页 |
| 致谢 | 第62页 |
