| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·研究背景及问题的提出 | 第8-12页 |
| ·目前的国内外研究现状 | 第12页 |
| ·研究的目标及主要内容 | 第12-13页 |
| ·论文的组织结构及章节编排 | 第13-14页 |
| 第二章 网络损伤的分析及实现载体 | 第14-21页 |
| ·网络损伤的成因，表现及其组成 | 第14-15页 |
| ·模拟网络损伤设备 | 第15-17页 |
| ·模拟网络损伤设备的设计 | 第15-16页 |
| ·模拟网络损伤设备的参数及设置方法 | 第16-17页 |
| ·可用来实现模拟网络损伤模型的载体 | 第17-19页 |
| ·计算机软件实现 | 第18页 |
| ·嵌入式软件实现 | 第18页 |
| ·现场可编程门阵列实现 | 第18-19页 |
| ·实现载体间的相互比较 | 第19页 |
| ·实现载体的选择 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 模拟网络损伤装置的设计与实现 | 第21-44页 |
| ·网络测试系统搭建 | 第21-22页 |
| ·模拟网络损伤设备的硬件选择和构成 | 第22-24页 |
| ·FPGA 的选择 | 第23页 |
| ·数据包存储器的选择 | 第23页 |
| ·数据包地址存储器的选择 | 第23-24页 |
| ·电平转换模块的选择 | 第24页 |
| ·FPGA 内部模块 | 第24-40页 |
| ·FPGA 的内部结构和工作流程 | 第25-26页 |
| ·模块 CFG_RAM | 第26-31页 |
| ·模块 ETH_MAC(IN)和模块 GLB_TIMER | 第31-32页 |
| ·模块 PKT_INPUT | 第32-34页 |
| ·模块 SCAN_RAM | 第34-36页 |
| ·模块 SSRAM_CTRL | 第36-37页 |
| ·模块 PKT_OUTPUT | 第37-38页 |
| ·模块 ETH_MAC(OUT) | 第38页 |
| ·模块 ETH_MANAGER | 第38-40页 |
| ·软件的设计与实现 | 第40-43页 |
| ·计算机上控制软件的选择 | 第40-41页 |
| ·软件的工作流程 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第四章 测试过程 | 第44-55页 |
| ·测试过程一 | 第44-48页 |
| ·测试过程二 | 第48-53页 |
| ·测试结果分析 | 第53-54页 |
| ·测试一的结果分析 | 第53页 |
| ·测试二的结果分析 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 结束语与展望 | 第55-58页 |
| ·论文的工作回顾 | 第55-56页 |
| ·作者的工作及意义 | 第56-57页 |
| ·未来相关的进一步工作 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 攻读学位期间发表与录用的学术论文 | 第61-64页 |
| 附件 | 第64页 |