基于FPGA进位链的高精度测时仪研制
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-15页 |
| ·研究目的和意义 | 第7-8页 |
| ·时间间隔测量方法 | 第8-12页 |
| ·国内外研究现状 | 第12-13页 |
| ·本文主要工作 | 第13-15页 |
| 2 基于进位链的时间数字转换方法研究 | 第15-26页 |
| ·概述 | 第15页 |
| ·脉冲计数法原理与实现 | 第15-17页 |
| ·脉冲计数法原理及误差分析 | 第15-16页 |
| ·计数器的选择 | 第16-17页 |
| ·进位链测时原理与误差分析 | 第17-19页 |
| ·进位链测时原理 | 第17页 |
| ·进位链测时精度分析 | 第17-19页 |
| ·进位链延时单元特性分析 | 第19-20页 |
| ·基于码密度法的延时时间校准方法研究 | 第20-23页 |
| ·码密度法基本原理 | 第21页 |
| ·校准到中间位置 | 第21-22页 |
| ·校准样本数量的确定 | 第22-23页 |
| ·大延时分割方法研究 | 第23-24页 |
| ·本章小结 | 第24-26页 |
| 3 系统总体方案设计 | 第26-30页 |
| ·系统要求分析及设计原则 | 第26页 |
| ·测时仪总体方案 | 第26-29页 |
| ·FPGA选型 | 第26-27页 |
| ·测时仪工作原理 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 4 测时仪硬件和软件设计 | 第30-48页 |
| ·概述 | 第30页 |
| ·主要外围电路设计 | 第30-35页 |
| ·配置电路设计 | 第31-32页 |
| ·晶振电路设计 | 第32-33页 |
| ·电源电路设计 | 第33页 |
| ·SDRAM接口设计 | 第33-34页 |
| ·PCB电路中的抗干扰设计 | 第34-35页 |
| ·FPGA内部逻辑电路设计 | 第35-40页 |
| ·信号捕捉模块设计 | 第35-36页 |
| ·锁相环模块配置 | 第36-37页 |
| ·粗测时模块设计 | 第37-38页 |
| ·进位链延时线设计 | 第38-40页 |
| ·编码器模块设计 | 第40页 |
| ·NiosⅡ软核系统设计 | 第40-43页 |
| ·NiosⅡ处理器系统构建 | 第41-43页 |
| ·测时仪软件设计 | 第43-47页 |
| ·主程序流程图 | 第43-44页 |
| ·校准子程序设计 | 第44-45页 |
| ·测量程序设计 | 第45-46页 |
| ·液晶显示控制 | 第46-47页 |
| ·串口通信子程序 | 第47页 |
| ·本章小结 | 第47-48页 |
| 5 测时仪性能测试与分析 | 第48-61页 |
| ·测时误差分析 | 第48-49页 |
| ·延时线非线性测试 | 第49-56页 |
| ·测时平台设计 | 第56-59页 |
| ·测试结果 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 6 全文总结与展望 | 第61-63页 |
| ·全文总结 | 第61页 |
| ·展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 附录 | 第67页 |
