基于电压低摆幅技术的片上网络互连线功耗优化
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题背景 | 第10-12页 |
| ·片上网络的提出及发展现状 | 第12-14页 |
| ·由片上系统到片上网络 | 第12-13页 |
| ·发展现状 | 第13-14页 |
| ·本文的研究内容和主要创新点 | 第14-16页 |
| ·本文的结构安排 | 第16-17页 |
| 第2章 片上网络和低功耗互连线 | 第17-36页 |
| ·片上网络的概念和架构 | 第17-21页 |
| ·片上网络的概念 | 第17-18页 |
| ·片上网络的基本架构 | 第18-21页 |
| ·片上网络的互连线 | 第21-22页 |
| ·互连线尺寸按比例减小 | 第21页 |
| ·互连线的空间模型 | 第21-22页 |
| ·互连线的规划模型 | 第22页 |
| ·片上网络的功耗问题及解决方案 | 第22-24页 |
| ·功耗问题的产生 | 第22-23页 |
| ·解决方案 | 第23-24页 |
| ·片上网络的低功耗互连线技术 | 第24-26页 |
| ·增加互连线的导线宽度 | 第24-25页 |
| ·降低电压摆幅 | 第25-26页 |
| ·使用low-k材料 | 第26页 |
| ·电压低摆幅技术简介 | 第26-29页 |
| ·传统的电平转换器 | 第27页 |
| ·差分互连线 | 第27-28页 |
| ·动态使能驱动器 | 第28页 |
| ·对称源跟踪器与电平转换器 | 第28-29页 |
| ·CDLSI技术简介 | 第29-33页 |
| ·片上网络的设计流程 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第3章 功耗-时延优化模型 | 第36-46页 |
| ·片上网络互连线的规划问题及传统解决方案 | 第36-39页 |
| ·片上互连线的规划问题 | 第36-38页 |
| ·传统时延优化方案 | 第38-39页 |
| ·功耗-时延优化模型 | 第39-44页 |
| ·针对CDLSI时延的优化 | 第40-41页 |
| ·CDLSI功耗优化的分析 | 第41页 |
| ·优化模型的提出 | 第41-44页 |
| ·优化模型的分析 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 能量驱动的片上网络互连线优化 | 第46-54页 |
| ·片上网络的功耗以及时延对性能的影响 | 第46-47页 |
| ·基于功耗-时延优化模型的优化算法 | 第47-51页 |
| ·问题的数学模型 | 第47-48页 |
| ·能量驱动优化算法的提出 | 第48-51页 |
| ·所提出优化算法的实现 | 第51-52页 |
| ·算法的实现 | 第51-52页 |
| ·算法的分析与评价 | 第52页 |
| ·本章小结 | 第52-54页 |
| 第5章 实验与仿真结果评估 | 第54-64页 |
| ·COS工仿真平台介绍 | 第54-58页 |
| ·实验基准应用 | 第58-59页 |
| ·仿真结果与分析 | 第59-62页 |
| ·对优化模型的评估实验 | 第60-61页 |
| ·CDLSI与电压全摆幅的功耗对比 | 第61-62页 |
| ·功耗优化的评估 | 第62页 |
| ·本章小结 | 第62-64页 |
| 第6章 总结与展望 | 第64-66页 |
| ·论文总结 | 第64-65页 |
| ·工作展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 个人简介 | 第71-72页 |
