摘要 | 第1-5页 |
ABSTRACT | 第5-7页 |
目录 | 第7-10页 |
第一章 绪论 | 第10-13页 |
·研究背景与意义 | 第10-11页 |
·国内外现状 | 第11页 |
·论文主要工作及内容安排 | 第11-13页 |
·论文主要工作 | 第11-12页 |
·论文内容安排 | 第12-13页 |
第二章 高速PCB设计基础理论及其设计方法 | 第13-19页 |
·传输线基础理论 | 第13-15页 |
·传输线 | 第13-14页 |
·特性阻抗的计算 | 第14-15页 |
·传输线的分类 | 第15页 |
·信号完整性简介 | 第15页 |
·高速PCB的设计方法 | 第15-18页 |
·设计流程与方法 | 第16页 |
·高速电路仿真工具介绍 | 第16-17页 |
·IBIS模型 | 第17-18页 |
·本章小结 | 第18-19页 |
第三章 反射理论及其仿真分析 | 第19-32页 |
·反射现象的形成 | 第19-22页 |
·反射的基本理论与概念 | 第19-20页 |
·反射现象的仿真 | 第20-22页 |
·反射现象的影响因素仿真分析 | 第22-24页 |
·信号源内阻、传输线阻抗对反射的影响 | 第22-23页 |
·传输线延时长度对反射的影响 | 第23页 |
·驱动端信号源频率对反射的影响 | 第23-24页 |
·反射现象的常见解决方法及其仿真分析 | 第24-31页 |
·并行端接及其仿真分析 | 第24-27页 |
·串行端接及其仿真分析 | 第27-28页 |
·点对多点网络的反射分析与仿真 | 第28-31页 |
·本章小结 | 第31-32页 |
第四章 串扰理论及其仿真分析 | 第32-40页 |
·串扰的形成机理 | 第32-33页 |
·串扰现象的影响因素及仿真分析 | 第33-38页 |
·电流方向对串扰的影响 | 第34-35页 |
·走线间距对串扰的影响 | 第35-36页 |
·耦合长度对串扰的影响 | 第36-37页 |
·阻抗对串扰的影响 | 第37-38页 |
·驱动端频率对串扰的影响 | 第38页 |
·串扰现象的抑制方法 | 第38-39页 |
·本章小结 | 第39-40页 |
第五章 电源完整性分析 | 第40-50页 |
·电源完整性设计的重要性 | 第40页 |
·电源分布系统(PDS)的构成 | 第40-46页 |
·电源系统的噪声来源 | 第41页 |
·目标阻抗 | 第41-42页 |
·电压调节模块(VRM) | 第42-43页 |
·去耦电容器 | 第43-46页 |
·电源平面 | 第46页 |
·CADENCE PI设计方法与步骤 | 第46-47页 |
·单节点仿真与多节点仿真 | 第47-48页 |
·电容的有效去耦半径 | 第48-49页 |
·本章小结 | 第49-50页 |
第六章 板载DDR3内存高速电路板实例分析 | 第50-81页 |
·“STRATIX Ⅳ GX FPGA DEVELOPMENT BOARD”电路板简介 | 第50-51页 |
·DDR3特点与设计指标 | 第51-57页 |
·DDR3特点简介 | 第51-52页 |
·DDR3设计指标 | 第52-57页 |
·仿真前的准备工作 | 第57-60页 |
·IBIS模型的验证与修改 | 第57-58页 |
·Cadence仿真设置 | 第58-60页 |
·数据总线的仿真分析 | 第60-66页 |
·DQ信号线拓扑结构 | 第60页 |
·DQ信号的仿真分析 | 第60-66页 |
·数据选通信号的仿真分析 | 第66-68页 |
·DQS信号线拓扑结构 | 第66页 |
·DQS信号的仿真分析 | 第66-68页 |
·地址总线的仿真分析 | 第68-71页 |
·地址线拓扑结构 | 第68-69页 |
·地址线的仿真分析 | 第69-71页 |
·仿真与实测对比 | 第71-77页 |
·测试环境与仪器介绍 | 第71-72页 |
·仿真与实测对比分析 | 第72-76页 |
·DDR3并行总线的布线规范总结 | 第76-77页 |
·电源完整性分析 | 第77-80页 |
·仿真准备工作 | 第77-78页 |
·单节点仿真与分析 | 第78页 |
·多节点仿真与分析 | 第78-80页 |
·本章小结 | 第80-81页 |
第七章 总结与展望 | 第81-82页 |
致谢 | 第82-83页 |
参考文献 | 第83-84页 |