| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·引言 | 第9-10页 |
| ·AQM 算法与 FPGA 相结合的研究与发展 | 第10-11页 |
| ·本文主要内容与工作安排 | 第11-13页 |
| 第2章 PIDAQM 算法及 FPGA 相关概念介绍 | 第13-26页 |
| ·路由器概念与功能 | 第13-14页 |
| ·路由器的概念与发展 | 第13页 |
| ·路由器的功能 | 第13-14页 |
| ·软件路由器 IPCop | 第14页 |
| ·网络拥塞控制 | 第14-15页 |
| ·网络拥塞的含义 | 第14页 |
| ·网络拥塞控制措施 | 第14-15页 |
| ·主动队列管理算法 | 第15-16页 |
| ·主动队列管理算法的概念 | 第15-16页 |
| ·主动队列管理算法的实现 | 第16页 |
| ·PIDAQM 算法 | 第16-18页 |
| ·FPGA 简介 | 第18-22页 |
| ·FPGA 的发展与特点 | 第18页 |
| ·FPGA 芯片结构 | 第18-19页 |
| ·FPGA 开发板简介 | 第19页 |
| ·FPGA 的开发流程 | 第19-22页 |
| ·FPGA 开发工具介绍 | 第22-25页 |
| ·Nios II 软核简介 | 第22-24页 |
| ·LPM 宏模块 | 第24页 |
| ·Quartus II 逻辑分析仪 SignalTap II | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 基于 FPGA 的 AQM 算法实现方案与实施研究 | 第26-48页 |
| ·基于 FPGA 的 AQM 算法的实现方案 | 第26-27页 |
| ·FPGA 的硬件接口设计 | 第27-28页 |
| ·Linux 系统下串口通信的编程实现 | 第28-30页 |
| ·串口的打开与关闭 | 第28-29页 |
| ·串口属性的设置 | 第29页 |
| ·串口通信数据的发送与接收 | 第29-30页 |
| ·FPGA 串口通信的实现 | 第30-41页 |
| ·FPGA 串口通信的硬件实现方案 | 第30-35页 |
| ·FPGA 串口通信的软件实现方案 | 第35-41页 |
| ·FPGA 串口通信的两种实现方案的对比 | 第41页 |
| ·PID 算法在 FPGA 中的设计方案 | 第41-44页 |
| ·PID 算法示意图 | 第41-42页 |
| ·PID 算法底层模块的实现 | 第42-44页 |
| ·PID 算法实现的工程原理图 | 第44页 |
| ·FPGA 端串口通信与 PID 算法的联合实现 | 第44-47页 |
| ·串口接收数据 q 与 PID 算法的接口 | 第44-45页 |
| ·PID 算法与串口发送数据的接口 | 第45页 |
| ·FPGA 端实现 PID 算法的工程原理图 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 PID 主动队列管理算法在 FPGA 中实现的功能仿真与实验 | 第48-57页 |
| ·功能仿真实验的相关参数设置 | 第48页 |
| ·功能仿真实验数据分析 | 第48-51页 |
| ·延迟模块的功能仿真 | 第49-50页 |
| ·乘法器模块的功能仿真 | 第50页 |
| ·丢弃概率的计算值 | 第50-51页 |
| ·FPGA 实现 PID AQM 算法实验数据分析 | 第51-55页 |
| ·FPGA 端接收数据 q 的串口通信实验 | 第51-53页 |
| ·FPGA 端 PID 算法模块运行实验 | 第53-54页 |
| ·FPGA 端发送数据 p 的串口通信实验 | 第54-55页 |
| ·Linux 端串口接收数据 p 的实验 | 第55页 |
| ·耗费 FPGA 资源情况分析 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 结束语 | 第57-59页 |
| ·结论 | 第57-58页 |
| ·研究展望 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 作者简介及在学期间科研成果 | 第63-64页 |
| 作者简介 | 第63页 |
| 科研成果 | 第63-64页 |
| 后记及致谢 | 第64页 |
