| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 目录 | 第9-12页 |
| 第一章 绪论 | 第12-22页 |
| ·集成电路技术及其发展趋势 | 第12-18页 |
| ·集成电路工艺与设计发展 | 第12-14页 |
| ·现代设计方法学与EDA技术 | 第14-16页 |
| ·SOC技术与IP核 | 第16-18页 |
| ·课题来源及研究意义 | 第18-20页 |
| ·论文主要研究内容 | 第20-22页 |
| 第二章 SOC集成技术 | 第22-34页 |
| ·简介 | 第22-25页 |
| ·SOC设计方法 | 第22-23页 |
| ·SOC设计流程 | 第23-25页 |
| ·SOC关键技术 | 第25-33页 |
| ·IP核复用技术 | 第25-26页 |
| ·IP核物理设计 | 第26-27页 |
| ·IP软/固核设计 | 第27-28页 |
| ·IP软/固核集成 | 第28-29页 |
| ·IP核可测性设计 | 第29-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 IP核设计技术研究 | 第34-64页 |
| ·引言 | 第34-35页 |
| ·IP核质量评估与选择 | 第35-40页 |
| ·IP核的质量评估 | 第35-37页 |
| ·IP核的选择 | 第37-39页 |
| ·传统IP核面临的挑战 | 第39-40页 |
| ·IP核参数化可配置设计 | 第40-42页 |
| ·参数化设计 | 第41页 |
| ·参数再配置 | 第41-42页 |
| ·基于TPCR的IP软核设计技术 | 第42-59页 |
| ·IP核模型的时序困扰 | 第42-44页 |
| ·TPCR IP核再同步模型 | 第44-47页 |
| ·TPCR IP核设计实现 | 第47-54页 |
| ·弹性延迟单元设计实现 | 第47-51页 |
| ·再同步单元设计实现 | 第51-54页 |
| ·TPCR IP核再同步模型的时序约束 | 第54-55页 |
| ·IP核TPCR模型DSL描述 | 第55-57页 |
| ·TPCR IP核测试设计 | 第57-58页 |
| ·TPCR IP核的设计与SOC集成 | 第58-59页 |
| ·TPCR IP核设计流程 | 第58页 |
| ·基于TPCR的IP核SOC集成流程 | 第58-59页 |
| ·TPCR IP核交付项及质量评价标准 | 第59-62页 |
| ·TPCR IP核可交付项 | 第59-62页 |
| ·可交付项概述 | 第60-62页 |
| ·TPCR IP核的可交付项 | 第62页 |
| ·本章小结 | 第62-64页 |
| 第四章 USB2.0设备控制器IP核设计 | 第64-102页 |
| ·引言 | 第64页 |
| ·USB的工作原理 | 第64-70页 |
| ·USB系统拓扑结构 | 第65-67页 |
| ·USB2.0设备控制器IP核结构与主要构成部分 | 第67-69页 |
| ·USB2.0 IP核的设计方法 | 第69-70页 |
| ·USB2.0 PHY部分IP核的设计与实现 | 第70-82页 |
| ·USB2.0 PHY IP核主要组成部分 | 第70-73页 |
| ·USB2.0 PHY IP核设计 | 第73-79页 |
| ·发送器设计 | 第73-75页 |
| ·接收器设计 | 第75-76页 |
| ·数据恢复电路 | 第76页 |
| ·UTMI设计 | 第76-79页 |
| ·仿真与版图 | 第79-82页 |
| ·UTMI时序仿真 | 第79-80页 |
| ·USB PHY IP核版图设计 | 第80-82页 |
| ·USB2.0 LINK部分的设计与实现 | 第82-101页 |
| ·USB LINK IP核主要组成 | 第82-86页 |
| ·USB LINK IP核参数化设计 | 第86-90页 |
| ·LINK IP核接口时序设计与仿真 | 第90-97页 |
| ·USB LINK IP核接口描述 | 第90-92页 |
| ·USB LINK IP核接口时序设计 | 第92-95页 |
| ·USB LINK IP核接口时序仿真结果 | 第95-97页 |
| ·综合结果及版图 | 第97-101页 |
| ·综合 | 第97-100页 |
| ·版图 | 第100-101页 |
| ·本章小结 | 第101-102页 |
| 第五章 8位高性能CPU IP核——XDMARC设计 | 第102-122页 |
| ·8位MCU体系结构 | 第102-103页 |
| ·XDMARC IP核设计 | 第103-116页 |
| ·XDMARC IP核接口定义 | 第103-105页 |
| ·XDMARC IP核参数化可配置设计方法 | 第105-111页 |
| ·XDMARC IP核接口时序设计 | 第111-113页 |
| ·XDMARC IP核测试设计 | 第113-116页 |
| ·仿真验证 | 第116-121页 |
| ·时序仿真 | 第116-119页 |
| ·SOC集成验证 | 第119-121页 |
| ·本章小结 | 第121-122页 |
| 第六章 结束语 | 第122-125页 |
| ·总结 | 第122-123页 |
| ·展望 | 第123-125页 |
| 致谢 | 第125-126页 |
| 参考文献 | 第126-133页 |
| 研究成果 | 第133-135页 |
| 一、发表论文 | 第133页 |
| 二、发明专利 | 第133页 |
| 三、参加的科研项目 | 第133-135页 |
| 附录 | 第135-136页 |