| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题背景及研究意义 | 第9-10页 |
| ·国内外发展现状 | 第10-11页 |
| ·本文的研究内容和结构安排 | 第11-14页 |
| 第二章 安全芯片的旁路功耗分析 | 第14-22页 |
| ·旁路功耗分析的依据 | 第14-16页 |
| ·旁路功耗分析 | 第16-21页 |
| ·本章小节 | 第21-22页 |
| 第三章 旁路功耗分析测试平台 | 第22-35页 |
| ·总体方案 | 第22-23页 |
| ·加密模块 | 第23-25页 |
| ·示波器模块 | 第25-28页 |
| ·PC 处理模块 | 第28-29页 |
| ·攻击示例 | 第29-34页 |
| ·本章小节 | 第34-35页 |
| 第四章 算法级抗攻击措施及加密IP 核实现 | 第35-56页 |
| ·RSA 抗攻击IP 核设计 | 第35-45页 |
| ·AES 抗攻击IP 核设计 | 第45-50页 |
| ·抗功耗以及电磁攻击的DES IP 核(DES_MASK) | 第50-55页 |
| ·本章小节 | 第55-56页 |
| 第五章 电路级抗攻击措施 | 第56-71页 |
| ·现有安全电路介绍 | 第56-61页 |
| ·旁路功耗泄漏的理论分析 | 第61-65页 |
| ·双轨随机翻转逻辑（DUAL-RAIL RANDOM SWITCHING LOGIC, DRSL） | 第65-70页 |
| ·本章小节 | 第70-71页 |
| 第六章 研究工作回顾及展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
| 攻读学位期间发表的学术论文目录 | 第78页 |