| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-17页 |
| ·研究背景 | 第8-9页 |
| ·模数转换器性能指标 | 第9-14页 |
| ·ADC 静态参数 | 第9-12页 |
| ·ADC 动态参数 | 第12-14页 |
| ·多通道时间交叉ADC 相关研究现状 | 第14-15页 |
| ·论文的主要工作 | 第15-17页 |
| 第二章 多通道时间交叉ADC 通道间失配研究 | 第17-33页 |
| ·序 | 第17页 |
| ·多通道时间交叉ADC 原理 | 第17-18页 |
| ·多通道时间交叉ADC 失配模型 | 第18-19页 |
| ·多通道时间交叉ADC 时钟失配理论分析 | 第19-21页 |
| ·多通道时间交叉ADC 失调失配理论分析 | 第21-24页 |
| ·多通道时间交叉ADC 增益失配理论分析 | 第24-26页 |
| ·多通道时间交叉ADC 时钟、失调和增益综合失配理论分析 | 第26-28页 |
| ·多通道时间交叉ADC 非线性失配理论分析 | 第28-31页 |
| ·小结 | 第31-33页 |
| 第三章 多通道时间交叉ADC 通道间失配校准技术研究 | 第33-51页 |
| ·序 | 第33页 |
| ·时钟失配校准研究 | 第33-41页 |
| ·全局的采样保持器 | 第34页 |
| ·全局的采样时钟 | 第34-35页 |
| ·时钟失配补偿 | 第35-37页 |
| ·改进的全局采样时钟 | 第37-41页 |
| ·失调失配校准研究 | 第41-43页 |
| ·随机斩波失调校准技术 | 第41-42页 |
| ·自适应失调校准技术 | 第42-43页 |
| ·离散傅立叶失调失配补偿技术 | 第43页 |
| ·增益失配校准研究 | 第43-46页 |
| ·自适应增益失配校准技术 | 第43-45页 |
| ·离散傅立叶增益失配补偿技术 | 第45-46页 |
| ·基于最佳平方逼近算法的失调失配和增益失配校准方案 | 第46-48页 |
| ·基于最佳平方逼近算法的非线性校准方案 | 第48-50页 |
| ·小结 | 第50-51页 |
| 第四章 10 位180MHz 采样率流水线ADC 设计 | 第51-92页 |
| ·10 位180MHz pipelined ADC 设计 | 第51-90页 |
| ·pipelined ADC 结构优化 | 第51-61页 |
| ·10 位180MHz 采样率pipelined ADC 电路设计 | 第61-90页 |
| ·10 位180MHz 采样率pipelined ADC HSPICE 模拟 | 第90-91页 |
| ·小结 | 第91-92页 |
| 第五章 四通道时间交叉流水线ADC 设计 | 第92-103页 |
| ·序 | 第92页 |
| ·四通道时间交叉高速ADC 原理 | 第92-93页 |
| ·校准信号产生电路 | 第93-94页 |
| ·全局采样网络 | 第94-95页 |
| ·四通道时间交叉pipelined ADC 通道失配校准方案设计 | 第95-98页 |
| ·校准系数运算电路 | 第95-96页 |
| ·校准电路 | 第96-97页 |
| ·校准方案电路VCS 模拟 | 第97-98页 |
| ·基准电压及输出驱动电路 | 第98页 |
| ·高速I/O 设计 | 第98-99页 |
| ·四通道时间交叉ADC 版图设计 | 第99-101页 |
| ·10 位720MHz 采样率四通道时间交叉ADC 模拟 | 第101-102页 |
| ·小结 | 第102-103页 |
| 第六章 高速ADC 测试 | 第103-110页 |
| ·10 位180MHz 采样率流水线ADC 测试方案 | 第103-104页 |
| ·静态测试 | 第104-106页 |
| ·基准源测试 | 第104-105页 |
| ·失调误差和增益误差测试 | 第105-106页 |
| ·动态测试 | 第106-108页 |
| ·四通道时间交叉ADC 测试 | 第108-109页 |
| ·校准信号测试 | 第108-109页 |
| ·小结 | 第109-110页 |
| 总结和展望 | 第110-112页 |
| 致谢 | 第112-113页 |
| 参考文献 | 第113-120页 |
| 攻读博士期间发表的论文 | 第120-121页 |
| 参加设计的芯片 | 第121页 |
