64位高性能通用微处理器整数部件的设计与实现
| 目录 | 第1-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| 1．1 课题研究背景 | 第10-11页 |
| 1．1．1 64位高性能微处理器的发展 | 第10页 |
| 1．1．2 设计自主知识产权微处理器的机遇 | 第10-11页 |
| 1．2 课题研究内容 | 第11-12页 |
| 1．3 课题完成的工作 | 第12页 |
| 1．4 本文的组织 | 第12-14页 |
| 第二章 X处理器体系结构概述 | 第14-26页 |
| 2．1 EPIC设计哲学 | 第14-22页 |
| 2．1．1 EPIC的概念 | 第14-15页 |
| 2．1．2 判定执行技术 | 第15-18页 |
| 2．1．3 前瞻执行技术 | 第18-22页 |
| 2．2 X处理器体系结构 | 第22-25页 |
| 2．2．1 指令系统 | 第22-23页 |
| 2．2．2 总体结构 | 第23-24页 |
| 2．2．3 流水线 | 第24页 |
| 2．2．4 整数部件 | 第24-25页 |
| 2．3 小结 | 第25-26页 |
| 第三章 X处理器整数部件的设计 | 第26-40页 |
| 3．1 X处理器的整数指令集 | 第26-30页 |
| 3．1．1 A类整数指令的分类及主要功能 | 第27-28页 |
| 3．1．2 I类整数指令的分类及主要功能 | 第28-30页 |
| 3．2 X处理器整数流水线设计 | 第30-32页 |
| 3．2．1 REN | 第30-31页 |
| 3．2．2 REG | 第31页 |
| 3．2．3 EXE | 第31-32页 |
| 3．3 X处理器整数部件关键子部件的设计 | 第32-39页 |
| 3．3．1 PALU并行算术逻辑模块 | 第33-37页 |
| 3．3．2 IALU算术逻辑模块 | 第37-38页 |
| 3．3．3 ICMP比较模块 | 第38-39页 |
| 3．4 小结 | 第39-40页 |
| 第四章 X处理器整数部件的优化 | 第40-45页 |
| 4．1 分站处理 | 第40-41页 |
| 4．2 资源复制 | 第41-43页 |
| 4．3 关键信号提前生成 | 第43-44页 |
| 4．4 小结 | 第44-45页 |
| 第五章 X处理器整数部件的验证 | 第45-56页 |
| 5．1 大规模集成电路验证方法概述 | 第45-48页 |
| 5．1．1 软件模拟验证 | 第45-47页 |
| 5．1．2 硬件仿真验证 | 第47页 |
| 5．1．3 形式验证 | 第47-48页 |
| 5．2 整数部件的模拟验证 | 第48-55页 |
| 5．2．1 进行模拟验证的基本过程 | 第48-51页 |
| 5．2．2 关键子部件的验证 | 第51-55页 |
| 5．3 小结 | 第55-56页 |
| 第六章 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 附录A 攻读硕士学位期间发表的论文 | 第62-63页 |
| 附录B 整数指令表 | 第63-67页 |
| 附录C PALU模块的实际测试数据举例 | 第67-71页 |
