基于Cadence的信号完整性设计及其在嵌入式系统中的应用
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-13页 |
| ·信号完整性问题概述 | 第10-11页 |
| ·嵌入式系统概述 | 第11-13页 |
| ·嵌入式系统中信号完整性现象的提出 | 第13页 |
| ·课题研究目的和意义 | 第13-14页 |
| ·论文结构 | 第14-16页 |
| 第2章 信号完整性概述 | 第16-33页 |
| ·高速电路概述 | 第16-19页 |
| ·高速电路的定义 | 第16-17页 |
| ·高速电路产生的问题 | 第17-18页 |
| ·高速电路的设计流程 | 第18-19页 |
| ·传输线概述 | 第19-23页 |
| ·传输线的基本概念 | 第19-20页 |
| ·传输线的特性阻抗 | 第20-21页 |
| ·传输线的分类 | 第21-23页 |
| ·信号完整性基本问题 | 第23-32页 |
| ·反射的分析 | 第23-25页 |
| ·串扰的分析 | 第25-30页 |
| ·时序系统分析 | 第30-32页 |
| ·本章小节 | 第32-33页 |
| 第3章 信号完整性分析工具及基本问题分析仿真 | 第33-52页 |
| ·Cadence软件的介绍 | 第33-35页 |
| ·IBIS模型的介绍 | 第35-38页 |
| ·IBIS模型的发展 | 第35-36页 |
| ·IBIS模型的优缺点 | 第36-37页 |
| ·IBIS模型的结构 | 第37-38页 |
| ·反射问题的处理 | 第38-47页 |
| ·反射的抑制和匹配 | 第38-41页 |
| ·反射产生失真问题的处理方式 | 第41-47页 |
| ·串扰影响因素的分析与仿真 | 第47-51页 |
| ·串扰线间距和平行耦合长度对串扰的影响 | 第47-49页 |
| ·信号频率对串扰的影响 | 第49-50页 |
| ·信号流向对串扰的影响 | 第50-51页 |
| ·其他因素对串扰的影响 | 第51页 |
| ·本章小节 | 第51-52页 |
| 第4章 嵌入式多媒体终端的硬件介绍 | 第52-58页 |
| ·嵌入式微处理器的概述 | 第52-55页 |
| ·多媒体终端系统硬件结构 | 第55-57页 |
| ·嵌入式系统中的信号完整性现象 | 第57页 |
| ·本章小节 | 第57-58页 |
| 第5章 嵌入式多媒体终端的信号完整性设计 | 第58-74页 |
| ·信号完整性设计准备工作 | 第58-60页 |
| ·设计叠层和阻抗 | 第58-59页 |
| ·确定关键网络 | 第59-60页 |
| ·预布局元器件 | 第60页 |
| ·添加IBIS模型 | 第60页 |
| ·关键网络的拓扑设计 | 第60-64页 |
| ·反射的信号完整性设计 | 第64-65页 |
| ·串扰的信号完整性设计 | 第65-68页 |
| ·系统时序的设计 | 第68页 |
| ·布线后仿真 | 第68-73页 |
| ·添加约束与布线 | 第68-69页 |
| ·PCB板后仿真 | 第69-71页 |
| ·PCB制板 | 第71-73页 |
| ·本章小节 | 第73-74页 |
| 第6章 结论 | 第74-76页 |
| ·总结 | 第74-75页 |
| ·展望 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 附录 | 第78-80页 |
| 致谢 | 第80-81页 |
| 攻读学位期间参加的科研项目和成果 | 第81页 |
