| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 超窄带技术发展历程 | 第10-12页 |
| 1.2 基于CNN的MPPSK信号检测判决 | 第12页 |
| 1.3 卷积神经网络硬件加速研究进展 | 第12-16页 |
| 1.3.1 通用CPU | 第13页 |
| 1.3.2 DSP | 第13-14页 |
| 1.3.3 GPU | 第14页 |
| 1.3.4 FPGA | 第14-15页 |
| 1.3.5 ASIC | 第15-16页 |
| 1.4 论文主要内容及组织结构 | 第16-18页 |
| 第二章 高效调制技术 | 第18-28页 |
| 2.1 EBPSK调制技术分析 | 第18-21页 |
| 2.1.1 调制原理及波形表达式 | 第18-19页 |
| 2.1.2 信号功率谱分析 | 第19-21页 |
| 2.2 MPPSK调制技术分析 | 第21-22页 |
| 2.2.1 波形定义 | 第21-22页 |
| 2.2.2 信号功率谱 | 第22页 |
| 2.3 高效调制传输系统 | 第22-25页 |
| 2.3.1 MPPSK调制器设计 | 第23页 |
| 2.3.2 发送端带限滤波 | 第23-25页 |
| 2.3.3 冲击滤波器 | 第25页 |
| 2.4 本章小结 | 第25-28页 |
| 第三章 MPPSK信号判决CNN模型分析与硬件分层设计 | 第28-46页 |
| 3.1 人工神经网络 | 第28-30页 |
| 3.1.1 结构 | 第28-29页 |
| 3.1.2 训练 | 第29-30页 |
| 3.1.3 预测 | 第30页 |
| 3.2 卷积神经网络 | 第30-33页 |
| 3.2.1 ANN与CNN | 第31页 |
| 3.2.2 层类型分析及作用 | 第31-33页 |
| 3.3 FPGA | 第33-35页 |
| 3.3.1 FPGA简介 | 第33-34页 |
| 3.3.2 HLS介绍 | 第34-35页 |
| 3.4 使用HLS构建CNN可综合库 | 第35-45页 |
| 3.4.1 数据类型 | 第35-36页 |
| 3.4.2 性能配置 | 第36-37页 |
| 3.4.3 存储模型 | 第37-38页 |
| 3.4.4 激活函数设计 | 第38-41页 |
| 3.4.5 全连接层计算的设计 | 第41-42页 |
| 3.4.6 卷积层计算的设计 | 第42-44页 |
| 3.4.7 池化层计算的设计 | 第44-45页 |
| 3.4.8 Reshape层计算的设计 | 第45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 MPPSK信号判决的CNN网络训练 | 第46-54页 |
| 4.1 训练平台选择 | 第46页 |
| 4.2 训练工具构建 | 第46-50页 |
| 4.2.1 设计实现 | 第46-47页 |
| 4.2.2 使用示例 | 第47-50页 |
| 4.3 构建训练和测试数据集 | 第50-52页 |
| 4.4 网络拓扑结构对加速性能的影响 | 第52页 |
| 4.5 本章小结 | 第52-54页 |
| 第五章 MPPSK信号判决的CNN网络FPGA实现 | 第54-64页 |
| 5.1 系统框架设计 | 第54-55页 |
| 5.2 卷积神经网络IP核设计实现 | 第55-57页 |
| 5.2.1 导出网络模型参数 | 第55-56页 |
| 5.2.2 在Vivado HLS中构建CNN IP核 | 第56-57页 |
| 5.3 网络硬件平台搭建 | 第57-59页 |
| 5.3.1 硬件平台简介 | 第57-58页 |
| 5.3.2 FPGA顶层模块设计集成 | 第58-59页 |
| 5.4 软件测试代码编写 | 第59-60页 |
| 5.5 硬件正确性验证与性能分析 | 第60-62页 |
| 5.6 本章小结 | 第62-64页 |
| 第六章 总结与展望 | 第64-66页 |
| 6.1 全文总结 | 第64页 |
| 6.2 主要创新点 | 第64-65页 |
| 6.3 研究展望 | 第65-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-74页 |
| 作者简介 | 第74页 |
