快速切换频率综合器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及研究现状 | 第9-10页 |
| 1.2 论文的研究内容 | 第10-11页 |
| 1.3 论文的结构安排 | 第11-13页 |
| 第二章 频率合成技术 | 第13-28页 |
| 2.1 直接频率合成技术 | 第13-14页 |
| 2.2 锁相式频率合成技术 | 第14-22页 |
| 2.2.1 锁相环的原理与组成 | 第14-19页 |
| 2.2.2 环路的相位模型 | 第19-21页 |
| 2.2.3 环路的工作状态 | 第21-22页 |
| 2.3 直接数字频率合成技术 | 第22-25页 |
| 2.3.1 DDS的基本工作原理 | 第22-24页 |
| 2.3.2 DDS的理想输出频谱分析 | 第24-25页 |
| 2.4 频率切换时间分析及测量 | 第25-27页 |
| 2.4.1 频率切换时间的定义 | 第25页 |
| 2.4.2 频率切换时间的测量 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 研究目标与方案设计 | 第28-40页 |
| 3.1 频率综合器的技术指标 | 第28页 |
| 3.2 总体方案设计 | 第28-31页 |
| 3.3 关键技术分析 | 第31-39页 |
| 3.3.1 频率快速切换的研究 | 第31-37页 |
| 3.3.2 杂散抑制的研究 | 第37-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 频率综合器的设计实现 | 第40-55页 |
| 4.1 系统设计 | 第40-53页 |
| 4.1.1 100MHz晶振的选择 | 第40页 |
| 4.1.2 DDS模块的电路设计 | 第40-42页 |
| 4.1.3 DDS输出滤波器设计 | 第42-44页 |
| 4.1.4 鉴频鉴相电路的设计 | 第44-45页 |
| 4.1.5 其他电路的设计 | 第45-50页 |
| 4.1.6 FPGA控制模块设计 | 第50-52页 |
| 4.1.7 电源处理模块设计 | 第52-53页 |
| 4.2 PCB电磁兼容设计 | 第53-54页 |
| 4.2.1 布局布线设计 | 第53-54页 |
| 4.2.2 接地设计 | 第54页 |
| 4.3 本章小结 | 第54-55页 |
| 第五章 系统调试及测试结果 | 第55-65页 |
| 5.1 系统调试 | 第55-57页 |
| 5.1.1 DDS电路的调试 | 第55页 |
| 5.1.2 YTO驱动电路及分频电路的调试 | 第55-56页 |
| 5.1.3 鉴频鉴相及环路滤波器的调试 | 第56页 |
| 5.1.4 FPGA模块的调试 | 第56-57页 |
| 5.2 系统测试结果分析 | 第57-64页 |
| 5.2.1 频率输出测试 | 第57-59页 |
| 5.2.2 频率快速切换测试 | 第59-63页 |
| 5.2.3 杂散抑制的测试 | 第63-64页 |
| 5.3 系统实物图 | 第64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 结束语 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
