| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题背景与意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文架构及安排 | 第12-14页 |
| 2 CMOS集成电路功耗来源及低功耗技术 | 第14-22页 |
| 2.1 CMOS集成电路功耗的来源 | 第14-17页 |
| 2.1.1 静态功耗 | 第14-15页 |
| 2.1.2 动态功耗 | 第15-17页 |
| 2.2 物理设计的关键低功耗技术 | 第17-20页 |
| 2.2.1 多阈值电压 | 第17页 |
| 2.2.2 多电源电压 | 第17-18页 |
| 2.2.3 电源门控 | 第18-20页 |
| 2.3 小结 | 第20-22页 |
| 3 OPENRISC SOC低功耗物理设计及静态验证 | 第22-48页 |
| 3.1 OPENRISC SOC结构及功能 | 第22-23页 |
| 3.2 OPENRISC SOC低功耗策略设计及实现 | 第23-28页 |
| 3.2.1 低功耗策略设计 | 第23-26页 |
| 3.2.2 低功耗策略实现 | 第26-28页 |
| 3.3 OPENRISC SOC低功耗系统逻辑综合 | 第28-31页 |
| 3.3.1 低功耗工艺库 | 第28-29页 |
| 3.3.2 UPF及操作电压的设置 | 第29页 |
| 3.3.3 低功耗综合的编译及优化 | 第29-30页 |
| 3.3.4 综合的低功耗检查 | 第30-31页 |
| 3.4 OPENRISC SOC低功耗物理设计及实现 | 第31-40页 |
| 3.4.1 多电压域低功耗物理设计 | 第31-33页 |
| 3.4.2 电源门控低功耗物理设计 | 第33-34页 |
| 3.4.3 标准单元的放置 | 第34-37页 |
| 3.4.4 时钟树综合 | 第37-38页 |
| 3.4.5 普通信号布线 | 第38-39页 |
| 3.4.6 物理设计的低功耗检查 | 第39-40页 |
| 3.5 OPENRISC SOC静态功能验证 | 第40-44页 |
| 3.5.1 UPF目标一致性验证 | 第40-42页 |
| 3.5.2 UPF控制信号的结构性验证 | 第42页 |
| 3.5.3 UPF目标的实现性验证 | 第42-44页 |
| 3.6 OPENRISC SOC静态逻辑等价性验证 | 第44-46页 |
| 3.6.1 低功耗逻辑等价性验证的准备 | 第44-45页 |
| 3.6.2 低功耗逻辑等价性验证 | 第45-46页 |
| 3.7 小结 | 第46-48页 |
| 4 OPENRISC SOC低功耗物理设计的结果分析 | 第48-58页 |
| 4.1 OPENRISC SOC电源网络完整性对比分析 | 第48-53页 |
| 4.1.1 电源电压降及地电压反弹对比分析 | 第48-50页 |
| 4.1.2 金属电迁移对比分析 | 第50-53页 |
| 4.2 OPENRISC SOC功耗对比分析 | 第53-57页 |
| 4.2.1 OPENRISC SOC传统物理设计功耗分析 | 第53-54页 |
| 4.2.2 OPENRISC SOC低功耗物理设计功耗分析 | 第54-57页 |
| 4.3 小结 | 第57-58页 |
| 5 总结与展望 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-63页 |
