| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 1 绪论 | 第10-18页 |
| 1.1 现场总线概述 | 第10-11页 |
| 1.1.1 现场总线的基本概念 | 第10页 |
| 1.1.2 现场总线的基本特性 | 第10-11页 |
| 1.2 现场总线的分类 | 第11-14页 |
| 1.2.1 FF | 第12页 |
| 1.2.2 CAN | 第12页 |
| 1.2.3 LonWorks | 第12-13页 |
| 1.2.4 INTERBUS | 第13页 |
| 1.2.5 WordFIP | 第13-14页 |
| 1.3 PROFIBUS概述 | 第14-15页 |
| 1.3.1 通讯网络的构成 | 第14页 |
| 1.3.2 PROFIBUS的分类及区别 | 第14-15页 |
| 1.4 PROFIBUS-DP从站国内外研究现状 | 第15页 |
| 1.5 课题研究的目的及意义 | 第15页 |
| 1.6 论文的主要工作 | 第15-18页 |
| 2 PROFIBUS协议规范 | 第18-32页 |
| 2.1 PROFIBUS总线系统组成 | 第18-19页 |
| 2.2 PROFIBUS-DP总线系统模式 | 第19-21页 |
| 2.3 PROFIBUS-DP总线通信过程 | 第21-22页 |
| 2.4 物理层 | 第22-23页 |
| 2.5 PROFIBUS的数据链路FDL层 | 第23-29页 |
| 2.5.1 UART编码 | 第24页 |
| 2.5.2 报文帧格式和定义 | 第24-27页 |
| 2.5.3 FDL的四种服务 | 第27-29页 |
| 2.6 PROFIBUS的总线时序关系 | 第29-30页 |
| 2.7 PROFIBUS-DP从站 | 第30-31页 |
| 2.8 本章小结 | 第31-32页 |
| 3 Verilog HDL与FPGA | 第32-38页 |
| 3.1 硬件描述语言HDL | 第32页 |
| 3.2 Verilog的应用情况和适用的设计 | 第32-33页 |
| 3.3 采用Verilog HDL设计复杂数字电路的优点 | 第33-34页 |
| 3.3.1 传统设计方法——电路原理图输入法 | 第33页 |
| 3.3.2 Verilog HDL设计方法与传统的电路原理图输入法的比较 | 第33-34页 |
| 3.4 采用硬件描述语言（Verilog HDL）的设计流程 | 第34-35页 |
| 3.4.1 自顶向下（Top-Down）设计的基本概念 | 第34页 |
| 3.4.2 具体模块的设计编译和仿真过程 | 第34-35页 |
| 3.5 现场可编程门阵列（FPGA） | 第35页 |
| 3.6 Cyclone系列fpga的特性 | 第35-36页 |
| 3.7 本章小结 | 第36-38页 |
| 4 基于FPGA的PROFIBUS-DP从站设计 | 第38-56页 |
| 4.1 从站整体架构设计 | 第38-39页 |
| 4.2 物理层设计 | 第39-49页 |
| 4.2.1 波特率发生器模块 | 第39-43页 |
| 4.2.2 UART接收 | 第43-46页 |
| 4.2.3 UART发送 | 第46-49页 |
| 4.3 数据链路层设计 | 第49-54页 |
| 4.3.1 数据链路层（FDL）报文解析 | 第49-51页 |
| 4.3.2 缓存区设置 | 第51-53页 |
| 4.3.3 PROFIBUS-DP从站协议处理 | 第53-54页 |
| 4.4 用户层 | 第54-55页 |
| 4.5 本章小结 | 第55-56页 |
| 5 PROFIBUS-DP从站系统验证 | 第56-62页 |
| 5.1 测试平台简介 | 第56-58页 |
| 5.2 测试过程 | 第58-59页 |
| 5.3 测试结果 | 第59-60页 |
| 5.4 本章小结 | 第60-62页 |
| 6 总结与展望 | 第62-64页 |
| 6.1 总结 | 第62页 |
| 6.2 展望 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 攻读学位期间发表学术论文 | 第68-70页 |
| 致谢 | 第70页 |
