| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第9-16页 |
| 1.1 研究目的与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-14页 |
| 1.2.1 单状态模型 | 第11-12页 |
| 1.2.2 多状态转换模型 | 第12-14页 |
| 1.3 本文结构和主要工作 | 第14-16页 |
| 第二章 信道传输特性及经典信道模型分析 | 第16-27页 |
| 2.1 信道传输特性分析 | 第16-19页 |
| 2.1.1 自由空间损耗 | 第16-17页 |
| 2.1.2 多径衰落 | 第17-18页 |
| 2.1.3 阴影衰落 | 第18页 |
| 2.1.4 多普勒频移 | 第18-19页 |
| 2.2 描述信道传输特性的三种常用概率密度分布函数 | 第19-22页 |
| 2.2.1 Rician分布概率密度函数 | 第19-20页 |
| 2.2.2 Rayleigh分布概率密度函数 | 第20-21页 |
| 2.2.3 Lognormal分布概率密度函数 | 第21-22页 |
| 2.3 经典信道模型分析 | 第22-26页 |
| 2.3.1 Suzuki模型 | 第22-23页 |
| 2.3.2 C.Loo模型 | 第23-25页 |
| 2.3.3 Corazza模型 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 信道模拟器系统硬件设计与实现 | 第27-52页 |
| 3.1 信道模拟器系统设计指标 | 第27页 |
| 3.2 信道模拟器系统硬件平台整体方案设计 | 第27-28页 |
| 3.3 FPGA模块设计与实现 | 第28-33页 |
| 3.3.1 FPGA芯片EP2C8Q208C8N | 第28-29页 |
| 3.3.2 FPGA芯片外围电路设计 | 第29-33页 |
| 3.4 模数转换模块设计与实现 | 第33-36页 |
| 3.4.1 模数转换芯片AD9280 | 第33-34页 |
| 3.4.2 模数转换模块电路设计 | 第34-35页 |
| 3.4.3 模数转换模块接口电路设计 | 第35-36页 |
| 3.5 数模转换模块设计与实现 | 第36-40页 |
| 3.5.1 数模转换芯片AD9708 | 第36-37页 |
| 3.5.2 数模转换模块电路设计 | 第37-39页 |
| 3.5.3 数模转换模块接口电路设计 | 第39-40页 |
| 3.6 DSP模块设计与实现 | 第40-49页 |
| 3.6.1 DSP芯片TMS320VC5509A | 第40-41页 |
| 3.6.2 DSP芯片外围电路设计 | 第41-46页 |
| 3.6.3 DSP芯片接口电路设计 | 第46-49页 |
| 3.7 PCB版图设计 | 第49-51页 |
| 3.8 本章小结 | 第51-52页 |
| 第四章 信道模拟器系统软件算法设计与实现 | 第52-81页 |
| 4.1 数字下变频模块设计与实现 | 第52-67页 |
| 4.1.1 数字下变频原理 | 第52-54页 |
| 4.1.2 数控振荡器 | 第54-58页 |
| 4.1.3 联积分梳状滤波器 | 第58-62页 |
| 4.1.4 半带滤波器 | 第62-64页 |
| 4.1.5 低通有限冲激响应滤波器 | 第64-67页 |
| 4.2 信道模型建模 | 第67-74页 |
| 4.2.1 Rayleigh模型建模 | 第67-69页 |
| 4.2.2 Rician模型建模 | 第69-70页 |
| 4.2.3 Lognormal模型建模 | 第70-71页 |
| 4.2.4 Suzuki信道模型建模 | 第71-72页 |
| 4.2.5 C.Loo信道模型建模 | 第72-73页 |
| 4.2.6 Corazza信道模型建模 | 第73-74页 |
| 4.3 FPGA与DSP通信设计与实现 | 第74-80页 |
| 4.3.1 DSP EMIF接口控制寄存器配置 | 第74-77页 |
| 4.3.2 FPGA与DSP通信仿真结果 | 第77-80页 |
| 4.4 本章小结 | 第80-81页 |
| 第五章 测试平台搭建及系统性能测试 | 第81-89页 |
| 5.1 测试平台搭建 | 第81-82页 |
| 5.2 信道模拟器系统性能测试 | 第82-88页 |
| 5.2.1 Suzuki模型信道模拟器系统性能测试 | 第82-84页 |
| 5.2.2 C.Loo模型信道模拟器系统性能测试 | 第84-86页 |
| 5.2.3 Corazza模型信道模拟器系统性能测试 | 第86-88页 |
| 5.3 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 参考文献 | 第91-96页 |
| 致谢 | 第96-97页 |
| 作者简介 | 第97-98页 |
| 附录A FPGA模块电路图 | 第98-100页 |
| 附录B A/D及D/A转换模块电路图 | 第100-101页 |
| 附录C DSP模块电路图 | 第101-103页 |
| 附录D 系统电源时钟模块电路图 | 第103-104页 |
| 附录E 信道模拟器实物图 | 第104页 |
