首页--工业技术论文--无线电电子学、电信技术论文--半导体技术论文--场效应器件论文

65纳米MOS器件NBTI效应的仿真与测试

摘要第5-6页
ABSTRACT第6-7页
符号对照表第11-13页
缩略语对照表第13-17页
第一章 绪论第17-21页
    1.1 研究背景和研究意义第17-18页
    1.2 国内外的研究现状第18-20页
    1.3 本文研究的内容及结构安排第20-21页
第二章 PMOS器件NBTI效应的仿真研究第21-33页
    2.1 NBTI效应的产生机制第21-26页
        2.1.1 标准R-D模型第21-24页
        2.1.2 基于H_2的R-D模型第24-25页
        2.1.3 基于H和H_2的R-D模型第25-26页
        2.1.4 NBTI效应的其它模型第26页
    2.2 器件的仿真结构设计第26-28页
    2.3 NBTI导致的退化分析第28-32页
        2.3.1 温度对界面缺陷的影响第28-29页
        2.3.2 氢扩散率对界面缺陷的影响第29-30页
        2.3.3 栅电场强度对界面缺陷的影响第30-31页
        2.3.4 输出特性的退化第31-32页
    2.4 本章小结第32-33页
第三章 工艺波动对器件NBTI效应的影响第33-49页
    3.1 仿真工艺生长器件第33-35页
        3.1.1 阈值电压的蒙特卡罗分析第33-34页
        3.1.2 仿真步骤第34-35页
    3.2 STI工艺的波动对NBTI效应的影响第35-41页
        3.2.1 STI应力变化对漏极电流的影响第36-37页
        3.2.2 STI宽度的变化对NBTI效应的影响第37-39页
        3.2.3 STI侧墙角度的变化对NBTI效应的影响第39-41页
    3.3 Halo工艺波动对NBTI效应的影响第41-46页
        3.3.1 Halo注入角度的变化对NBTI效应影响第41-43页
        3.3.2 Halo注入剂量的变化对NBTI效应影响第43-45页
        3.3.3 Halo注入能量的变化对NBTI效应影响第45-46页
    3.4 本章小结第46-49页
第四章 测试结构和实验方案的设计第49-57页
    4.1 测试结构设计第49-51页
        4.1.1 不同尺寸的结构第49-50页
        4.1.2 蛇形线的结构第50-51页
    4.2 版图的验证和仿真第51-52页
    4.3 NBTI测试实验设计第52-55页
        4.3.1 加速应力试验第52页
        4.3.2 应力测试方案第52-54页
        4.3.3 温度应力的确定第54页
        4.3.4 栅压应力的确定第54页
        4.3.5 应力时间的确定第54-55页
        4.3.6 阈值电压的测试第55页
    4.4 本章小结第55-57页
第五章 纳米PMOS器件的NBTI实验研究第57-71页
    5.1 器件I-V特性的退化第57-60页
        5.1.1 输出特性的退化第57-58页
        5.1.2 线性区跨导的退化第58-59页
        5.1.3 转移特性的退化第59-60页
    5.2 器件静态参数退化与NBTI应力作用时间的关系第60-63页
        5.2.1 阈值电压的漂移与应力作用时间的关系第60-61页
        5.2.2 饱和漏极电流的退化与应力作用时间的关系第61-62页
        5.2.3 最大线性区跨导的退化与应力作用时间的关系第62-63页
    5.3 器件的寿命评估第63-70页
        5.3.1 温度和阈值电压退化之间的关系第64-65页
        5.3.2 栅压和阈值电压退化之间的关系第65-67页
        5.3.3 栅宽和阈值电压退化之间的关系第67-68页
        5.3.4 沟道长度和阈值电压退化之间的关系第68-69页
        5.3.5 PMOS器件的寿命公式第69-70页
    5.4 本章小结第70-71页
第六章 总结和展望第71-73页
    6.1 本文总结第71-72页
    6.2 展望第72-73页
参考文献第73-77页
致谢第77-79页
作者简介第79-80页

论文共80页,点击 下载论文
上一篇:应用于基站的GaN内匹配功率器件研究
下一篇:时钟信号辅助管理器(iclock)设计研究