核电数字化保护系统并行总线的研究
| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景及意义 | 第10-11页 |
| 1.2 核电数字化仪控系统 | 第11-12页 |
| 1.3 本论文的主要内容 | 第12-14页 |
| 第二章 核电数字化反应堆保护系统原理样机介绍 | 第14-20页 |
| 2.1 核电数字化反应堆保护系统 | 第14-17页 |
| 2.1.1 仪控系统安全分级 | 第14-15页 |
| 2.1.2 反应堆保护系统结构 | 第15-16页 |
| 2.1.3 核电反应堆保护系统设计原则分析 | 第16-17页 |
| 2.2 核电数字化反应堆保护系统原理样机 | 第17-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 背板总线技术及选型 | 第20-45页 |
| 3.1 常用背板总线技术 | 第20-23页 |
| 3.1.1 VME 总线 | 第20-21页 |
| 3.1.2 Compact PCI 总线 | 第21-22页 |
| 3.1.3 MultibusⅡ总线 | 第22-23页 |
| 3.1.4 Futurebus+总线 | 第23页 |
| 3.2 背板总线标准的分析比较及选型 | 第23-25页 |
| 3.3 VME 总线技术发展现状 | 第25-26页 |
| 3.4 VME 总线功能结构 | 第26-44页 |
| 3.4.1 数据传输总线 | 第29-35页 |
| 3.4.2 仲裁总线 | 第35-38页 |
| 3.4.3 中断优先级总线 | 第38-43页 |
| 3.4.4 公用总线 | 第43-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第四章 核电数字化反应堆保护系统并行总线硬件设计 | 第45-55页 |
| 4.1 背板通信系统总体设计 | 第45-47页 |
| 4.2 控制卡背板总线接口设计 | 第47-51页 |
| 4.2.1 控制卡总线接口框图 | 第47-48页 |
| 4.2.2 双口RAM 实现通信 | 第48-51页 |
| 4.2.3 主从式传输通信 | 第51页 |
| 4.3 信号输入输出卡总线接口设计 | 第51-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 核电数字化反应堆保护系统并行总线功能实现 | 第55-64页 |
| 5.1 总线控制器系统级功能划分 | 第55-56页 |
| 5.2 总线控制器数据传输总线的实现 | 第56-60页 |
| 5.2.1 单周期读写功能实现 | 第56-59页 |
| 5.2.2 块传输功能实现 | 第59-60页 |
| 5.3 总线控制器仲裁模块的实现 | 第60-62页 |
| 5.3.1 总线仲裁系统-请求器 | 第61-62页 |
| 5.3.2 总线仲裁系统-仲裁器 | 第62页 |
| 5.4 寄存器模块 | 第62-63页 |
| 5.5 本章小结 | 第63-64页 |
| 第六章 核电数字化保护系统背板通信可靠性设计 | 第64-70页 |
| 6.1 核电反应堆保护系统可靠性 | 第64页 |
| 6.2 背板总线系统可靠性设计 | 第64-69页 |
| 6.2.1 数据传输可靠性 | 第65-67页 |
| 6.2.2 背板电气和机械特性 | 第67-69页 |
| 6.3 本章小结 | 第69-70页 |
| 第七章 结束语 | 第70-71页 |
| 7.1 总结 | 第70页 |
| 7.2 展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 攻读硕士学位期间已发表或录用的论文 | 第75-77页 |
