集成电路成品率预测技术研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-10页 |
| 目录 | 第10-13页 |
| 插图目录 | 第13-16页 |
| 表格目录 | 第16-17页 |
| 第1章 绪论 | 第17-31页 |
| ·论文研究背景 | 第17-18页 |
| ·集成电路成品率问题的来源 | 第18-25页 |
| ·亚波长光刻 | 第19-21页 |
| ·新材料的引入 | 第21-23页 |
| ·制造工艺种类和复杂度的激增 | 第23-24页 |
| ·制造过程中的偏差 | 第24-25页 |
| ·可制造性设计与针对成品率设计 | 第25-28页 |
| ·成品率预测技术 | 第28-29页 |
| ·论文创新点及论文结构 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第2章 集成电路成品率预测技术 | 第31-44页 |
| ·成品率模型回顾 | 第31-35页 |
| ·随机缺陷 | 第35-43页 |
| ·随机缺陷的分类 | 第35-37页 |
| ·缺陷尺寸分布 | 第37-38页 |
| ·关键面积 | 第38-41页 |
| ·应用关键面积分析改进成品率 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第3章 成品率预测软件平台的实现 | 第44-91页 |
| ·软件输入 | 第44-45页 |
| ·软件系统架构 | 第45-46页 |
| ·软件使用流程 | 第46-47页 |
| ·版图数据载入与预处理 | 第47-54页 |
| ·内存优化 | 第47-53页 |
| ·版图存储数据结构 | 第53-54页 |
| ·关键面积计算 | 第54-74页 |
| ·蒙特卡洛方法 | 第54-55页 |
| ·多线程运算框架 | 第55-59页 |
| ·短路关键面积计算 | 第59-62页 |
| ·断路关键面积计算 | 第62-65页 |
| ·单通孔计数 | 第65-74页 |
| ·实验结果与讨论 | 第74-83页 |
| ·关键面积提取算法性能测试 | 第74-79页 |
| ·全芯片成品率预测测试 | 第79-83页 |
| ·软件实际使用案例 | 第83页 |
| ·软件平台扩展性探索 | 第83-89页 |
| ·单通孔分析 | 第84-87页 |
| ·多晶硅纵梁提取 | 第87-89页 |
| ·本章小节 | 第89-91页 |
| 第4章 改进的版图存储数据结构 | 第91-105页 |
| ·背景介绍 | 第91-93页 |
| ·ARRAY BASEDd HV/VH TREE | 第93-102页 |
| ·优化数组结构 | 第95-96页 |
| ·分查找算法 | 第96-98页 |
| ·区域检索 | 第98-101页 |
| ·数据结构声明 | 第101-102页 |
| ·实验数据与结果 | 第102-104页 |
| ·内存使用情况 | 第102-103页 |
| ·区域检索效率 | 第103-104页 |
| ·本章小结 | 第104-105页 |
| 第5章 记忆体电路成品率的预测和修复设计 | 第105-116页 |
| ·背景介绍 | 第105页 |
| ·记忆体电路成品率预测方法回顾 | 第105-107页 |
| ·一种利用有效面积建立记忆体电路成品率模型的方法 | 第107-114页 |
| ·记忆体原始成品率模型的建立 | 第108-110页 |
| ·记忆体失效成品率模型的建立 | 第110-113页 |
| ·记忆体电路最终成品率的计算 | 第113-114页 |
| ·失效成品率同工艺参数的互逆运算方法 | 第114-115页 |
| ·本章小结 | 第115-116页 |
| 第6章 总结与展望 | 第116-118页 |
| ·论文总结 | 第116-117页 |
| ·工作展望 | 第117-118页 |
| 参考文献 | 第118-125页 |
| 作者简历及在学期间所取得的科研成果 | 第125-126页 |
| 致谢 | 第126页 |
