基于DSP和FPGA的双通道1GHz高速ADC数据采集系统
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 1 引言 | 第8-12页 |
| ·研究背景 | 第8-9页 |
| ·研究现状和发展趋势 | 第9-10页 |
| ·论文主要工作及结构安排 | 第10-12页 |
| 2 高速数据采集系统组成及工作原理 | 第12-16页 |
| ·模数转换 | 第12-13页 |
| ·并行时间交替采样原理 | 第13-15页 |
| ·并行时间交替采样 | 第13-14页 |
| ·并行时间交替采样难点 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 3 高速数据采集系统硬件组成 | 第16-43页 |
| ·系统硬件结构 | 第16页 |
| ·电源监测管理 | 第16-19页 |
| ·FPGA电源管理与监测 | 第16-17页 |
| ·DSP电源监测与管理 | 第17-18页 |
| ·ADC电源管理 | 第18-19页 |
| ·ADC模块电路设计 | 第19-28页 |
| ·ADC的选型 | 第19-21页 |
| ·ADC时钟电路 | 第21-27页 |
| ·模拟信号输入接口 | 第27-28页 |
| ·FPGA模块电路设计 | 第28-36页 |
| ·FPGA选型 | 第28-29页 |
| ·FPGA调试电路 | 第29-30页 |
| ·FPGA配置电路 | 第30-34页 |
| ·FPGA与ADS5463的接口 | 第34-36页 |
| ·DSP模块电路设计 | 第36-42页 |
| ·DSP选型 | 第36-37页 |
| ·DSP调试电路 | 第37-38页 |
| ·DSP配置电路 | 第38-39页 |
| ·DSP与FPGA接口 | 第39-41页 |
| ·DSP与上位机接口 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 高速数据采集系统电路板设计 | 第43-49页 |
| ·信号完整性 | 第43-45页 |
| ·信号传输线的延迟 | 第43-44页 |
| ·反射的抑制 | 第44-45页 |
| ·串扰的抑制 | 第45页 |
| ·电源完整性 | 第45-46页 |
| ·PCB布局布线 | 第46-47页 |
| ·PCB布局 | 第46页 |
| ·PCB布线规则 | 第46-47页 |
| ·电路板 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 5 高速数据采集系统软件设计 | 第49-62页 |
| ·数据分流缓存模块 | 第49-56页 |
| ·高速数据分流模块实现 | 第50-52页 |
| ·采样数据缓存模块实现 | 第52-56页 |
| ·DSP外部存储器接口缓冲区 | 第56-59页 |
| ·DSP与FPGA接口 | 第59-60页 |
| ·上位机与DSP通信 | 第60-61页 |
| ·调试环境 | 第61页 |
| ·本章小结 | 第61-62页 |
| 6 总结和展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-66页 |
| 个人简历 | 第66页 |
| 在学期间发表的学术论文及研究成果 | 第66页 |
