超深亚微米IC后端设计中关键技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·课题背景 | 第8-9页 |
| ·课题研究目标和意义 | 第9页 |
| ·论文主要工作和结构安排 | 第9-11页 |
| 第2章 串扰分析 | 第11-21页 |
| ·串扰的影响 | 第12-14页 |
| ·串扰建模与仿真 | 第14-20页 |
| ·信号跳变方向对串扰的影响 | 第15-17页 |
| ·平行连线长度对串扰的影响 | 第17页 |
| ·连线间距对串扰的影响 | 第17页 |
| ·干扰点和受扰点的驱动、负载对串扰的影响 | 第17-20页 |
| ·本章小节 | 第20-21页 |
| 第3章 IR_drop分析 | 第21-27页 |
| ·IR_drop的基本概念 | 第21页 |
| ·IR_drop的产生 | 第21-22页 |
| ·IR_drop对电路的影响 | 第22-24页 |
| ·电源网络的设计 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第4章 天线效应 | 第27-32页 |
| ·天线效应的基本概念 | 第27页 |
| ·天线效应的产生 | 第27-28页 |
| ·天线效应的消除 | 第28-31页 |
| ·跳线消除天线效应 | 第28-29页 |
| ·插入缓冲器 | 第29-30页 |
| ·插入反偏二极管 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第5章 G.722.2 语音解码芯片的版图设计 | 第32-55页 |
| ·G.722.2 语音解码芯片版图设计流程 | 第32页 |
| ·G.722.2 语音解码芯片的逻辑综合 | 第32-35页 |
| ·综合库的设置 | 第33页 |
| ·工作环境的设置 | 第33-34页 |
| ·设置约束条件以减小串扰 | 第34-35页 |
| ·动态仿真和功耗分析 | 第35-36页 |
| ·G.722.2 语音解码芯片自动布局布线 | 第36-47页 |
| ·布局规划 | 第37-39页 |
| ·电源规划 | 第39-41页 |
| ·标准单元布局 | 第41-43页 |
| ·时钟树综合 | 第43-44页 |
| ·布线 | 第44-46页 |
| ·验证 | 第46-47页 |
| ·串扰的分析与修复 | 第47页 |
| ·DRC/LVS | 第47-49页 |
| ·静态时序分析 | 第49-53页 |
| ·静态时序分析过程 | 第49-50页 |
| ·G.722.2 语音解码芯片的静态时序分析 | 第50-53页 |
| ·形式验证 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 附录1 逻辑综合脚本 | 第60-62页 |
| 附录2 静态时序分析脚本及报告 | 第62-64页 |
| 致谢 | 第64页 |
