具光电接口的IRIG-B码的时间同步系统与时滞校正
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题的研究背景 | 第9-10页 |
| ·时间同步技术的国内外发展现状 | 第10-11页 |
| ·课题意义 | 第11-12页 |
| ·本文的主要研究工作 | 第12-13页 |
| 第二章 光纤通信系统及其对信号波形的影响 | 第13-26页 |
| ·光纤通信系统的构成 | 第13-14页 |
| ·光纤的传输特性 | 第14-15页 |
| ·光纤的损耗 | 第14-15页 |
| ·光纤的色散 | 第15页 |
| ·光电转换电路 | 第15-20页 |
| ·光发送电路 | 第15-18页 |
| ·光接收电路 | 第18-20页 |
| ·光纤通信系统对信号波形的影响 | 第20-25页 |
| ·对波形畸变的影响 | 第20-21页 |
| ·对波形滞后的影响 | 第21-25页 |
| ·总体分析 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 时间同步系统的实现方案 | 第26-43页 |
| ·时间同步系统的总体框架 | 第26-27页 |
| ·CAN 总线式光纤调制解调器 | 第27-28页 |
| ·电源电路 | 第28-29页 |
| ·CPU 主板与核心逻辑控制电路 | 第29-35页 |
| ·CPU 主板 | 第29-30页 |
| ·核心逻辑控制电路 | 第30-33页 |
| ·配置电路 | 第30-32页 |
| ·FPGA 的设计流程 | 第32-33页 |
| ·FPGA 状态机简介 | 第33页 |
| ·CPU 主板与主设备FPGA 的数据传输 | 第33-35页 |
| ·实时日历时钟电路 | 第35-38页 |
| ·IRIG-B 码编码的原理 | 第38-42页 |
| ·IRIG-B 码的格式 | 第38-39页 |
| ·IRIG-B（DC）码编码的原理 | 第39-40页 |
| ·IRIG-B（AC）码编码的原理 | 第40-42页 |
| ·IRIG-B（DC）码解码的原理 | 第42页 |
| ·本章小结 | 第42-43页 |
| 第四章 时间同步系统的软件设计 | 第43-62页 |
| ·程序设计方案 | 第43-44页 |
| ·CPU 主板与FPGA 的传输协议 | 第44-46页 |
| ·FPGA 对日历时钟的I~2C 设计 | 第46-47页 |
| ·主设备FPGA 对IRIG-B（DC）码的编码 | 第47-50页 |
| ·主设备FPGA 对IRIG-B（AC）码的编码 | 第50-51页 |
| ·从设备FPGA 对IRIG-B（DC）码的解码 | 第51-53页 |
| ·主设备中其它波形输出的软件设计 | 第53-61页 |
| ·时钟分频输出 | 第53-55页 |
| ·预置波形输出 | 第55-61页 |
| ·跟随输出 | 第59页 |
| ·脉冲串输出 | 第59-61页 |
| ·动态宽度电平信号输出 | 第61页 |
| ·结果分析 | 第61页 |
| ·本章小结 | 第61-62页 |
| 第五章 IRIG-B 码的滞后分析和时滞校正 | 第62-67页 |
| ·IRIG-B 码的滞后分析 | 第62-65页 |
| ·IRIG-B（DC）码编码的滞后分析 | 第62-64页 |
| ·IRIG-B（DC）码解码的滞后分析 | 第64-65页 |
| ·时滞校正 | 第65-66页 |
| ·主设备CPU 对时间信号的校正 | 第65页 |
| ·从设备CPU 对时间信号的校正 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 工作总结 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士学位期间的研究成果 | 第73-74页 |
