| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·多载波GSM 数字光纤转发器研究意义 | 第9-10页 |
| ·多载波GSM 数字光纤转发器发展概况 | 第10页 |
| ·针对本课题的主要研究工作 | 第10-13页 |
| ·课题研究步骤 | 第10-11页 |
| ·课题研究难点 | 第11页 |
| ·作者在本课题中的主要工作 | 第11页 |
| ·课题研究中的改进工作 | 第11-13页 |
| 第二章 多载波GSM 数字光纤转发器收发链路分析及指标分配 | 第13-27页 |
| ·多载波数字中频模块指标计算 | 第14-19页 |
| ·中频选择 | 第14页 |
| ·AD 和DA 参数需求计算 | 第14-19页 |
| ·系统时钟规划及本振指标计算 | 第19页 |
| ·收发链路指标计算 | 第19-25页 |
| ·收发链路增益与时延 | 第19-21页 |
| ·上、下行链路平衡 | 第21-22页 |
| ·上、下行链路规划 | 第22-24页 |
| ·低噪放及AGC 指标计算 | 第24-25页 |
| ·功放模块指标要求 | 第25-27页 |
| ·功放结构确定 | 第25页 |
| ·功放指标确定 | 第25-27页 |
| 第三章 多载波GSM 数字光纤转发器收发链路设计与实现 | 第27-48页 |
| ·数字中频板设计 | 第27-33页 |
| ·FPGA 及AD/DA | 第28页 |
| ·时钟、本振电路设计 | 第28-30页 |
| ·时钟、本振仿真结果 | 第30-33页 |
| ·中频板上、下行链路设计 | 第33-37页 |
| ·放大及变频器件选择 | 第33-34页 |
| ·收、发链路仿真结果 | 第34-35页 |
| ·中频板PCB 版图设计 | 第35-37页 |
| ·功放模块设计 | 第37-46页 |
| ·驱动级设计 | 第37页 |
| ·末级功放管选择 | 第37页 |
| ·末级Doherty 拓扑结构设计与改进 | 第37-40页 |
| ·末级Doherty 功放仿真结果 | 第40-45页 |
| ·功放模块版图设计 | 第45-46页 |
| ·系统电源设计 | 第46-48页 |
| ·数字中频板电源设计 | 第46-47页 |
| ·Doherty 功放模块电源设计 | 第47-48页 |
| 第四章 多载波GSM 数字光纤转发器测试方案设计及结果分析 | 第48-64页 |
| ·中频板测试 | 第48-54页 |
| ·中频板调试 | 第48-49页 |
| ·电源纹波 | 第49-50页 |
| ·时钟稳定度 | 第50-51页 |
| ·本振相噪 | 第51-52页 |
| ·AD/DA 性能 | 第52-54页 |
| ·DOHERTY 功率放大器测试 | 第54-60页 |
| ·Doherty 功率放大器调试 | 第54-55页 |
| ·测试方法与测试平台 | 第55-56页 |
| ·Doherty 功率放大器测试结果 | 第56-60页 |
| ·收、发链路测试 | 第60-64页 |
| ·中频板上、下行链路测试方法 | 第60-61页 |
| ·中频板上、下行链路幅频特性测试 | 第61页 |
| ·中频板上、下行处理时延测试 | 第61-62页 |
| ·整机收、发链路增益和时延 | 第62-64页 |
| 第五章 总结与展望 | 第64-67页 |
| ·试验数据分析 | 第64-65页 |
| ·个人工作总结 | 第65-66页 |
| ·方案改进意见 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录 | 第71-73页 |
| 攻读硕士期间研究成果及获奖情况 | 第73-74页 |
