时钟偏斜补偿及相位优化技术研究
| 图目录 | 第1-11页 |
| 表目录 | 第11-12页 |
| 摘要 | 第12-13页 |
| ABSTRACT | 第13-14页 |
| 第一章 绪论 | 第14-28页 |
| §1.1 课题背景 | 第14-20页 |
| §1.2 时钟偏斜补偿电路设计与优化技术 | 第20-23页 |
| §1.3 时钟移相器研究技术 | 第23-25页 |
| §1.4 时钟占空比调节电路设计技术 | 第25-26页 |
| §1.5 课题的主要研究工作 | 第26-27页 |
| §1.6 本文的基本结构 | 第27-28页 |
| 第二章 时钟偏斜补偿电路设计 | 第28-46页 |
| §2.1 引言 | 第28页 |
| §2.2 逻辑设计 | 第28-32页 |
| ·设计指标 | 第28-29页 |
| ·总体结构 | 第29页 |
| ·SMD补偿模块电路逻辑设计 | 第29-30页 |
| ·DLL补偿模块电路逻辑设计 | 第30-32页 |
| §2.3 电路设计 | 第32-37页 |
| ·粗延迟单元设计 | 第32-33页 |
| ·精延迟单元设计 | 第33-34页 |
| ·复位电路设计 | 第34-35页 |
| ·鉴相器设计 | 第35-36页 |
| ·时钟树设计 | 第36页 |
| ·整体电路 | 第36-37页 |
| §2.4 版图实现 | 第37-40页 |
| ·单元版图 | 第37-39页 |
| ·整体版图 | 第39页 |
| ·版图性能模拟 | 第39-40页 |
| §2.5 测试方案 | 第40-41页 |
| §2.6 改进设计 | 第41-45页 |
| ·当前设计的主要缺点 | 第41-42页 |
| ·设计改进方案 | 第42-45页 |
| §2.7 本章小结 | 第45-46页 |
| 第三章 时钟移相电路设计 | 第46-64页 |
| §3.1 引言 | 第46页 |
| §3.2 逻辑设计 | 第46-49页 |
| ·设计指标 | 第46页 |
| ·总体结构 | 第46-47页 |
| ·时钟周期测量电路 | 第47-48页 |
| ·可控时钟延迟调整电路 | 第48-49页 |
| §3.3 电路设计 | 第49-62页 |
| ·时钟周期测量电路 | 第50-54页 |
| ·延迟线设计 | 第54-60页 |
| ·其他电路 | 第60-61页 |
| ·总体电路结构 | 第61-62页 |
| §3.4 电路模拟 | 第62-63页 |
| §3.5 本章小结 | 第63-64页 |
| 第四章 时钟占空比调节电路 | 第64-73页 |
| §4.1 引言 | 第64页 |
| §4.2 逻辑设计 | 第64-66页 |
| ·设计指标 | 第64页 |
| ·总体结构 | 第64-66页 |
| §4.3 电路设计 | 第66-70页 |
| ·输出／入接口电路 | 第66页 |
| ·时钟移相电路 | 第66-68页 |
| ·行波复位 | 第68-70页 |
| §4.4 版图实现 | 第70-72页 |
| ·版图实现 | 第70-71页 |
| ·版图性能模拟 | 第71-72页 |
| §4.5 本章小结 | 第72-73页 |
| 第五章 深亚微米集成电路设计分析 | 第73-79页 |
| §5.1 深亚微米集成电路的分析方法 | 第73-77页 |
| §5.2 辅助分析软件 | 第77-79页 |
| 第六章 结束语 | 第79-80页 |
| §6.1 课题工作总结 | 第79页 |
| §6.2 工作展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 攻读硕士期间发表的论文 | 第81-82页 |
| 参考文献 | 第82-84页 |
