| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 1 绪论 | 第11-16页 |
| ·本文选题的背景 | 第11-12页 |
| ·基于FPGA的SOPC技术概况与发展趋势 | 第12-13页 |
| ·基于FPGA的SOPC技术设计弹载导航系统的意义 | 第13-14页 |
| ·论文研究主要内容和内容的安排 | 第14-16页 |
| 2 组合导航系统总体设计 | 第16-27页 |
| ·引言 | 第16页 |
| ·无陀螺捷联惯导系统的工作原理 | 第16-20页 |
| ·组合导航系统对导航计算机的需求分析 | 第20-21页 |
| ·Stratix II器件特点及SOPC设计流程 | 第21-24页 |
| ·Stratix II FPGA特点 | 第21-22页 |
| ·SOPC设计流程 | 第22-24页 |
| ·SOPC导航系统的整体方案设计 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 3 组合导航系统硬件部分设计 | 第27-64页 |
| ·引言 | 第27页 |
| ·传感器的配置方案 | 第27-28页 |
| ·加速度计传感器及补偿电路 | 第28-31页 |
| ·加速度传感器选型 | 第28-29页 |
| ·补偿电路设计 | 第29-31页 |
| ·信号调理电路 | 第31-35页 |
| ·放大电路的设计 | 第31-33页 |
| ·模拟滤波器电路的设计 | 第33-35页 |
| ·加速度计信号采集电路 | 第35-45页 |
| ·ADC 采样控制器总体设计 | 第37-39页 |
| ·Avalon总线接口模块设计 | 第39-40页 |
| ·FIFO 模块设计 | 第40-42页 |
| ·ADC接口模块设计 | 第42-44页 |
| ·ADC采样控制器软件驱动程序设计 | 第44-45页 |
| ·自定制UART_GPS 的IP设计 | 第45-54页 |
| ·Avalon总线接口模块 | 第46-50页 |
| ·波特率发生器 | 第50-51页 |
| ·串行数据接收模块 | 第51-54页 |
| ·接收 FIFO 模块 | 第54页 |
| ·存储器部分 | 第54-56页 |
| ·SDRAM存储器 | 第55页 |
| ·FLASH 存储器 | 第55-56页 |
| ·FPGA配置 | 第56页 |
| ·仿真与结果分析 | 第56-63页 |
| ·ADC采样控制器仿真与结果分析 | 第56-59页 |
| ·自定制UART_GPS仿真与结果分析 | 第59-63页 |
| ·本章小结 | 第63-64页 |
| 4 基于 FPGA的FIR数字滤波器设计 | 第64-76页 |
| ·引言 | 第64页 |
| ·数字滤波器的概述 | 第64-67页 |
| ·滤波的基本概念 | 第64-65页 |
| ·滤波器的分类 | 第65-66页 |
| ·滤波器的技术要求 | 第66-67页 |
| ·数字滤波器设计 | 第67-73页 |
| ·滤波器的结构选择 | 第67-69页 |
| ·滤波器设计指标 | 第69页 |
| ·利用Matlab工具参数提取 | 第69-70页 |
| ·系数的量化 | 第70-72页 |
| ·量化误差 | 第72-73页 |
| ·仿真与结果分析 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 5 导航系统的NiosII构建及软件部分设计 | 第76-91页 |
| ·引言 | 第76页 |
| ·基于 Nios II 的片上系统设计 | 第76-79页 |
| ·NiosII 处理器 | 第76-78页 |
| ·Avalon 总线 | 第78-79页 |
| ·Nios 系统模块构建 | 第79-83页 |
| ·SOPC Builder | 第79-80页 |
| ·自定义模块加入 Nios II 系统 | 第80-82页 |
| ·Nios II 系统构建 | 第82-83页 |
| ·软件系统构建 | 第83-90页 |
| ·μC/OS-II实时操作系统概述 | 第83-85页 |
| ·HAL系统库 | 第85-87页 |
| ·基于Nios II的μC/OS-II的实时操作系统 | 第87页 |
| ·软件设计 | 第87-90页 |
| ·本章小结 | 第90-91页 |
| 6 结论 | 第91-93页 |
| 参考文献 | 第93-96页 |
| 攻读硕士期间发表的论文 | 第96-97页 |
| 致谢 | 第97页 |