内容提要 | 第1-8页 |
第一章 绪论 | 第8-12页 |
·研究背景 | 第8-9页 |
·研究现状 | 第9-10页 |
·研究意义 | 第10-11页 |
·研究内容 | 第11-12页 |
第二章 高速ADC 及外围电路的研究与开发 | 第12-30页 |
·引言 | 第12页 |
·ADC 电路设计 | 第12-13页 |
·Virtex-5 FPGA 介绍 | 第13-15页 |
·Virtex-5 FPGA 的主要特点及配置 | 第13-14页 |
·Virtex-5 对LVDS 的支持 | 第14-15页 |
·ADC AT84AD001 介绍 | 第15-19页 |
·AT84AD001 的主要特点 | 第15-16页 |
·AT84AD001 的结构 | 第16-17页 |
·AT84AD001 工作方式的设置及选择 | 第17-19页 |
·AT84AD001 三线串口配置 | 第19页 |
·前置放大电路模块 | 第19-21页 |
·前置放大器电路的设计 | 第19-20页 |
·前置放大器性能测试 | 第20-21页 |
·时钟电路模块 | 第21-26页 |
·时钟电路的设计要点 | 第21-22页 |
·时钟抖动对ADC 转换性能影响 | 第22-23页 |
·时钟抖动对ADC 转换性能影响仿真 | 第23-26页 |
·ADC 的重要参数及测试 | 第26-29页 |
·ADC 静态特性 | 第26-27页 |
·ADC 动态特性 | 第27-28页 |
·ADC 测试 | 第28-29页 |
·小结 | 第29-30页 |
第三章 并行交替型ADC 通道失配误差分析 | 第30-36页 |
·引言 | 第30页 |
·交替采样原理 | 第30-31页 |
·两通道并行交替采样通道失配误差分析 | 第31-33页 |
·多通道并行交替采样通道失配误差分析 | 第33-34页 |
·通道失配误差的校正 | 第34-35页 |
·小结 | 第35-36页 |
第四章 基于FPGA 的DDR2 SDRAM 设计 | 第36-51页 |
·引言 | 第36页 |
·DDR2 SDRAM 概述 | 第36-37页 |
·主要信号接口介绍 | 第37-38页 |
·寄存器说明及时序 | 第38-41页 |
·模式寄存器(MR) | 第38-39页 |
·扩展模式寄存器定义 | 第39页 |
·初始化顺序 | 第39-40页 |
·各命令说明及时序介绍 | 第40-41页 |
·DDR2 接口设计 | 第41-44页 |
·DDR2 模块介绍及代码说明 | 第44-50页 |
·DDR2 测试程序test_bench_0.v | 第45-48页 |
·写入数据程序mem_test_rom_0.v 文件 | 第48-50页 |
·数据比较程序mem_test_cmp_0.v 文件 | 第50页 |
·小结 | 第50-51页 |
第五章 基于FPGA 的数据传输接口设计 | 第51-65页 |
·引言 | 第51页 |
·USB2.0 简介 | 第51-52页 |
·USB2.0 数据帧 | 第51页 |
·USB2.0 端点缓冲区 | 第51-52页 |
·USB 插头插座 | 第52页 |
·CY7C68013 芯片简介 | 第52-55页 |
·CY7C68013 特点 | 第52-53页 |
·引脚说明 | 第53-54页 |
·中断 | 第54-55页 |
·USB 硬件电路设计 | 第55页 |
·固件程序编写 | 第55-59页 |
·驱动程序的编写 | 第59页 |
·FPGA 程序的编写 | 第59-62页 |
·USB 写操作模块 | 第59-60页 |
·USB 读操作模块 | 第60-61页 |
·USB 读写模块的设计 | 第61-62页 |
·USB 接口测试 | 第62-64页 |
·小结 | 第64-65页 |
第六章 基于FPGA 的数据处理的研究 | 第65-69页 |
·引言 | 第65页 |
·数据叠加模型的结构 | 第65-66页 |
·System Generator 简介 | 第66页 |
·数据叠加仿真 | 第66-67页 |
·数字滤波仿真 | 第67-68页 |
·小结 | 第68-69页 |
第七章 全文总结 | 第69-70页 |
·主要工作总结 | 第69页 |
·存在的不足及进一步的工作 | 第69-70页 |
参考文献 | 第70-72页 |
摘要 | 第72-74页 |
Abstract | 第74-76页 |
致谢 | 第76-77页 |
攻读硕士期间参与的项目 | 第77页 |