SATA协议分析及其FPGA实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题背景和意义 | 第9-10页 |
| ·国内外相关研究 | 第10-11页 |
| ·课题主要工作 | 第11页 |
| ·论文组织安排 | 第11-13页 |
| 第2章 SATA 1.0A 协议分析 | 第13-38页 |
| ·SATA 协议概述 | 第13-14页 |
| ·物理层 | 第14-19页 |
| ·数据链路层 | 第19-29页 |
| ·8B/10B 编解码 | 第20-22页 |
| ·扰码器 | 第22页 |
| ·CRC 校验 | 第22-23页 |
| ·Primitive 基元 | 第23-26页 |
| ·链接层状态机 | 第26-29页 |
| ·传输层 | 第29-34页 |
| ·FIS | 第30-33页 |
| ·传输层状态机 | 第33-34页 |
| ·应用层 | 第34-38页 |
| 第3章 SATA 协议主要 IP 核设计 | 第38-63页 |
| ·开发方法与芯片选择 | 第38-42页 |
| ·设计语言 | 第39页 |
| ·设计流程 | 第39-40页 |
| ·设计方法 | 第40-41页 |
| ·芯片选择 | 第41-42页 |
| ·物理层设计 | 第42-46页 |
| ·高速串行链路 | 第42-44页 |
| ·OOB 控制模块 | 第44-46页 |
| ·数据链路层设计 | 第46-53页 |
| ·8B/10B 编解码器 | 第46-48页 |
| ·CRC-32 实现 | 第48-49页 |
| ·扰码器实现 | 第49-50页 |
| ·基元生成与检测 | 第50-51页 |
| ·链路层主控状态机 | 第51-53页 |
| ·传输层设计 | 第53-55页 |
| ·应用层设计 | 第55-63页 |
| ·应用层接口 | 第56页 |
| ·命令解析 | 第56-63页 |
| 第4章 设计综合与测试 | 第63-71页 |
| ·综合 | 第63-65页 |
| ·防止锁存器的产生 | 第63页 |
| ·时序、区域约束 | 第63页 |
| ·生成硬件逻辑 | 第63-65页 |
| ·测试 | 第65-71页 |
| ·测试平台 | 第65页 |
| ·SATA 物理层高速串行传输测试 | 第65-66页 |
| ·数据传输测试 | 第66-71页 |
| 结论与展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 附录A 攻读硕士学位期间所发表的学术论文目录 | 第76-77页 |
| 附录B 测试平台 UCF 文件主要引脚配置 | 第77-78页 |
