| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 课题背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-22页 |
| 1.2.1 分布式图计算系统 | 第18-19页 |
| 1.2.2 单机图计算系统 | 第19-20页 |
| 1.2.3 图计算加速器 | 第20-22页 |
| 1.3 论文的主要工作 | 第22-23页 |
| 1.4 论文的组织安排 | 第23-24页 |
| 第二章 图计算相关技术背景 | 第24-32页 |
| 2.1 图计算模型 | 第24-26页 |
| 2.1.1 vertex-centric计算模型 | 第24-25页 |
| 2.1.2 edge-centric计算模型 | 第25-26页 |
| 2.1.3 其他计算模型 | 第26页 |
| 2.2 同步计算方式与异步计算方式 | 第26-29页 |
| 2.3 图计算加速器硬件平台介绍 | 第29-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 单机图计算系统评估与分析 | 第32-48页 |
| 3.1 图计算系统和图算法介绍 | 第32-37页 |
| 3.1.1 图计算系统 | 第33-35页 |
| 3.1.2 图算法 | 第35-37页 |
| 3.2 实验结果与分析 | 第37-46页 |
| 3.2.1 分析框架 | 第37-38页 |
| 3.2.2 实验环境 | 第38页 |
| 3.2.3 性能分析 | 第38-41页 |
| 3.2.4 CPU利用率分析 | 第41-43页 |
| 3.2.5 数据局部性分析 | 第43-44页 |
| 3.2.6 CPU实时利用率分析 | 第44页 |
| 3.2.7 对GridGraph的讨论 | 第44-46页 |
| 3.3 本章小结 | 第46-48页 |
| 第四章 基于FPGA的图计算加速器设计与实现 | 第48-66页 |
| 4.1 研究背景 | 第48页 |
| 4.2 研究动机 | 第48-53页 |
| 4.2.1 单机图计算系统的计算效率与访存效率分析 | 第49-50页 |
| 4.2.2 单机图计算系统中通用处理器与硬件加速器功耗对比 | 第50-51页 |
| 4.2.3 同步计算方式与异步计算方式对比 | 第51-52页 |
| 4.2.4 收敛不对称性与异构加速器性能模型 | 第52-53页 |
| 4.3 Domino:异步高能效图计算加速器设计 | 第53-60页 |
| 4.3.1 Domino系统架构 | 第53页 |
| 4.3.2 图数据表示形式 | 第53-54页 |
| 4.3.3 编程模式(以BFS算法为例) | 第54-56页 |
| 4.3.4 异步控制机制 | 第56页 |
| 4.3.5 实验结果与分析 | 第56-60页 |
| 4.4 OmniGraph:可扩展的图计算加速器设计 | 第60-63页 |
| 4.4.1 片外存储数据布局方式 | 第61-62页 |
| 4.4.2 计算引擎设计 | 第62-63页 |
| 4.4.3 实验结果与分析 | 第63页 |
| 4.5 本章小结 | 第63-66页 |
| 第五章 Jakiro:基于硬件加速器的异构图计算系统设计 | 第66-72页 |
| 5.1 异构图计算系统的层次化架构 | 第66-67页 |
| 5.2 Jakiro编程模型设计 | 第67页 |
| 5.3 Jakiro执行流程 | 第67-70页 |
| 5.4 应用程序接口设计 | 第70-71页 |
| 5.5 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 工作总结 | 第72-73页 |
| 6.2 工作展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 在读期间发表的学术论文与取得的研究成果 | 第80-81页 |
