| 目录 | 第2-4页 |
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第8-14页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 系统要求 | 第9-10页 |
| 1.3 糢数转换器发展现状 | 第10-12页 |
| 1.4 论文的主要工作及组织结构 | 第12-14页 |
| 第二章 系统设计 | 第14-36页 |
| 2.1 系统架构 | 第14-26页 |
| 2.1.1 基本原理 | 第14-18页 |
| 2.1.2 单端与差分结构 | 第18-21页 |
| 2.1.3 顶极板采样与底极板釆样 | 第21-23页 |
| 2.1.4 同步时序与异步时序 | 第23-25页 |
| 2.1.5 数字校准 | 第25页 |
| 2.1.6 逐次逼近型ADC的总体架构 | 第25-26页 |
| 2.2 理论分析 | 第26-35页 |
| 2.2.1 采样过程分析 | 第26-28页 |
| 2.2.2 单调性的电容切换 | 第28-31页 |
| 2.2.3 电容阵列的比例失配 | 第31-32页 |
| 2.2.4 电容极板的寄生影响 | 第32-34页 |
| 2.2.5 时序约束关系 | 第34页 |
| 2.2.6 电路噪声分析 | 第34-35页 |
| 2.3 本章小结 | 第35-36页 |
| 第三章 原理图设计与仿真 | 第36-49页 |
| 3.1 采样开关 | 第36-39页 |
| 3.1.1 电路介绍及原理分析 | 第36-37页 |
| 3.1.2 仿真结果 | 第37-39页 |
| 3.2 高速动态比较器 | 第39-42页 |
| 3.2.1 电路介绍及原理分析 | 第39-41页 |
| 3.2.2 仿真结果 | 第41-42页 |
| 3.3 电容阵列及开关阵列 | 第42-43页 |
| 3.4 异步时序电路 | 第43-45页 |
| 3.4.1 电路结构 | 第43-45页 |
| 3.4.2 时序关系 | 第45页 |
| 3.5 系统仿真结果 | 第45-48页 |
| 3.5.1 动态性能仿真结果 | 第46-47页 |
| 3.5.2 功耗仿真结果 | 第47-48页 |
| 3.6 本章小结 | 第48-49页 |
| 第四章 版图布局及后仿 | 第49-55页 |
| 4.1 高速比较器的版图布局 | 第49-50页 |
| 4.2 电容阵列的版图 | 第50-51页 |
| 4.3 异步时序电路的版图 | 第51-52页 |
| 4.4 总体布局 | 第52-53页 |
| 4.5 后仿结果 | 第53-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第五章 芯片实现与测试结果 | 第55-70页 |
| 5.1 芯片实现 | 第55页 |
| 5.2 模数转换器参数定义 | 第55-58页 |
| 5.2.1 静态特性参数 | 第55-57页 |
| 5.2.2 动态特性参数 | 第57-58页 |
| 5.3 测试方案设计 | 第58-61页 |
| 5.3.1 静态指标的测试方案 | 第59页 |
| 5.3.2 动态指标的测试方案 | 第59-61页 |
| 5.4 印制电路板设计 | 第61-62页 |
| 5.5 芯片测试结果 | 第62-69页 |
| 5.5.1 静态性能测试结果 | 第62-63页 |
| 5.5.2 动态性能测试结果 | 第63-68页 |
| 5.5.3 功耗测试结果 | 第68-69页 |
| 5.5.4 测试结果总结 | 第69页 |
| 5.6 本章小结 | 第69-70页 |
| 第六章 测试结果分析与改进 | 第70-88页 |
| 6.1 静态测试结果的分析 | 第70-85页 |
| 6.1.1 电容阵列的静态比例失配 | 第71-74页 |
| 6.1.2 DAC输出的不完全稳定现象(DAC unsettling) | 第74-79页 |
| 6.1.3 比较器的动态失调电压 | 第79-85页 |
| 6.2 动态测试结果的分析 | 第85页 |
| 6.3 比较器电路的改进及仿真结果 | 第85-87页 |
| 6.4 本章小结 | 第87-88页 |
| 第七章 总结与展望 | 第88-90页 |
| 7.1 成果总结 | 第88页 |
| 7.2 未来展望 | 第88-90页 |
| 参考文献 | 第90-97页 |
| 致谢 | 第97-99页 |