| 摘要 | 第2-3页 |
| ABSTRACT | 第3页 |
| 1 概述 | 第9-17页 |
| 1.1 功率半导体行业背景 | 第9-12页 |
| 1.2 沟槽结构DMOS 的特点 | 第12-15页 |
| 1.3 功率DMOS 可靠性试验的意义 | 第15-16页 |
| 1.4 本文结构 | 第16-17页 |
| 2 沟槽结构的功率DMOS 和可靠性评估方法简介 | 第17-29页 |
| 2.1 功率场效应晶体管的结构和分类 | 第17-20页 |
| 2.2 功率场效应晶体管的工作原理 | 第20-23页 |
| 2.2.1 功率场效应晶体管的特性 | 第20页 |
| 2.2.2 功率场效应晶体管的主要参数 | 第20-23页 |
| 2.3 功率场效应晶体管的制造过程 | 第23-24页 |
| 2.4 功率场效应晶体管的优势 | 第24-25页 |
| 2.5 可靠性评估简介 | 第25-29页 |
| 2.5.1 可靠性研究的发展 | 第25-26页 |
| 2.5.2 可靠性技术的数学基础 | 第26-29页 |
| 3 沟槽结构的功率DMOS 可靠性评估方案 | 第29-38页 |
| 3.1 可靠性试验的理论基础 | 第29-32页 |
| 3.2 可靠性试验样品的选择 | 第32-33页 |
| 3.3 试验方案的制定 | 第33-36页 |
| 3.3.1 高温老化试验（Burn In） | 第34-35页 |
| 3.3.2 高加速应力老化试验（HAST） | 第35页 |
| 3.3.3 高低温循环试验（TC） | 第35-36页 |
| 3.3.4 高湿高压试验（PCT） | 第36页 |
| 3.4 试验流程 | 第36-38页 |
| 4 功率DMOS 可靠性试验结果分析与讨论 | 第38-55页 |
| 4.1 试验结果分析 | 第38-41页 |
| 4.2 失效分析 | 第41-42页 |
| 4.3 案例分析 | 第42-52页 |
| 4.3.1 材料污染 | 第42-43页 |
| 4.3.2 打线键合应力过大（Over Bonding） | 第43-46页 |
| 4.3.3 晶圆制程缺陷 | 第46-49页 |
| 4.3.4 导通电阻过高 | 第49-52页 |
| 4.4 初步结论 | 第52-55页 |
| 5 沟槽结构功率管理器件DMOS 可靠性改善方案的设计 | 第55-68页 |
| 5.1 功率场效应晶体管的寄生效应 | 第55-61页 |
| 5.2 UIS（Unclamped Inductive Switching） | 第61-64页 |
| 5.3 ESD 静电防护结构 | 第64-68页 |
| 6 总结 | 第68-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间发表的学术论文 | 第75-78页 |
| 上海交通大学学位论文答辩决议书 | 第78页 |
