| 摘要 | 第2-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 JPEG2000研究现状 | 第10-11页 |
| 1.3 论文主要工作和章节安排 | 第11-13页 |
| 第2章 JPEG2000编码器算法原理 | 第13-22页 |
| 2.1 图像预处理原理 | 第13-14页 |
| 2.1.1 瓦片分量 | 第13页 |
| 2.1.2 直流电平偏移 | 第13-14页 |
| 2.1.3 色彩分量转换 | 第14页 |
| 2.2 小波变换原理 | 第14-15页 |
| 2.3 位平面编码原理 | 第15-19页 |
| 2.3.1 零编码算法 | 第16-17页 |
| 2.3.2 符号编码算法 | 第17-18页 |
| 2.3.3 幅度细化编码算法 | 第18页 |
| 2.3.4 游程长度编码算法 | 第18页 |
| 2.3.5 三种编码通道 | 第18-19页 |
| 2.4 MQ编码原理 | 第19-21页 |
| 2.4.1 MQ编码的工作流程 | 第19-21页 |
| 2.4.2 Code MPS与Code LPS编码过程 | 第21页 |
| 2.5 TIER-2 编码原理 | 第21页 |
| 2.6 本章小结 | 第21-22页 |
| 第3章 多核异构平台架构设计与实现 | 第22-32页 |
| 3.1 Open CL架构 | 第22-23页 |
| 3.2 Microblaze处理器 | 第23-24页 |
| 3.3 AXI4总线 | 第24-26页 |
| 3.3.1 AXI4总线特征 | 第24-25页 |
| 3.3.2 AXI4总线时序分析 | 第25-26页 |
| 3.4 多核异构平台架构搭建 | 第26-27页 |
| 3.5 主处理器的设计与实现 | 第27-29页 |
| 3.5.1 任务调度流程 | 第27-28页 |
| 3.5.2 API函数设计 | 第28-29页 |
| 3.6 互联总线结构的设计与实现 | 第29-30页 |
| 3.6.1 全局互联总线 | 第29-30页 |
| 3.6.2 AXI4主设备读写状态机设计 | 第30页 |
| 3.7 处理单元的封装及工作流程 | 第30-31页 |
| 3.8 本章小结 | 第31-32页 |
| 第4章 JPEG2000硬件处理单元的设计与实现 | 第32-47页 |
| 4.1 小波变换的硬件设计与实现 | 第32-36页 |
| 4.1.1 小波变换并行可行性分析 | 第32页 |
| 4.1.2 一维小波变换设计 | 第32-34页 |
| 4.1.3 二维小波变换设计 | 第34-36页 |
| 4.2 位平面编码的硬件设计与实现 | 第36-41页 |
| 4.2.1 位平面编码并行可行性分析 | 第36-38页 |
| 4.2.2 位平面编码设计 | 第38-41页 |
| 4.3 MQ编码的硬件设计与实现 | 第41-44页 |
| 4.3.1 MQ编码并行可行性分析 | 第41页 |
| 4.3.2 MQ编码设计 | 第41-44页 |
| 4.4 位平面编码与MQ编码的码率匹配电路设计 | 第44-46页 |
| 4.5 本章小结 | 第46-47页 |
| 第5章 多核异构平台的FPGA实现与结果分析 | 第47-53页 |
| 5.1 软件平台 | 第47-48页 |
| 5.2 硬件平台 | 第48-49页 |
| 5.3 结果分析 | 第49-51页 |
| 5.3.1 资源消耗情况 | 第49页 |
| 5.3.2 性能分析 | 第49-51页 |
| 5.4 本章小结 | 第51-53页 |
| 第6章 总结与展望 | 第53-55页 |
| 6.1 总结 | 第53页 |
| 6.2 展望 | 第53-55页 |
| 参考文献 | 第55-58页 |
| 致谢 | 第58-59页 |
| 攻读硕士学位期间的研究成果 | 第59页 |