高性能定点DSP中ALU单元的研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·论文工作及结构安排 | 第9-11页 |
| 第二章 核心加法器研究 | 第11-25页 |
| ·基本结构加法器相关研究 | 第11-15页 |
| ·串行进位加法器（RCA） | 第11-12页 |
| ·跳跃进位加法器（CKA） | 第12-13页 |
| ·进位选择加法器（CSA） | 第13页 |
| ·超前进位加法器（CLA） | 第13-15页 |
| ·树型结构加法器 | 第15-20页 |
| ·Kogge-Stone 树 | 第17页 |
| ·Brent-Kung 树 | 第17-18页 |
| ·Sklansky 树 | 第18页 |
| ·Han-Carlson 树 | 第18-19页 |
| ·Lander-Fischer 树 | 第19页 |
| ·Knowles 树 | 第19-20页 |
| ·不同结构加法器在设计中的综合考虑 | 第20-22页 |
| ·本设计中核心加法器的结构选择 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 ALU 设计概述 | 第25-33页 |
| ·ALU 结构及分类 | 第25页 |
| ·ALU 所处 CPU 的结构分析 | 第25-28页 |
| ·ALU 的工作机制 | 第28-31页 |
| ·指令功能 | 第28-29页 |
| ·ALU 所涉及的状态位处理机制 | 第29页 |
| ·ALU 运算控制理论 | 第29-31页 |
| ·ALU 总体结构设计 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 ALU 电路结构设计与功能验证 | 第33-49页 |
| ·加法器电路设计 | 第33-39页 |
| ·PG 函数生成器（运算控制电路）设计 | 第33-35页 |
| ·并行进位电路设计 | 第35-38页 |
| ·双 16 位模式控制电路 | 第38-39页 |
| ·数据通路电路设计 | 第39页 |
| ·时钟电路设计 | 第39-40页 |
| ·ALU 功能模块级联 | 第40-44页 |
| ·时序电路最高工作频率分析 | 第41页 |
| ·流水线设计概述 | 第41-43页 |
| ·本设计中 ALU 的级联形式 | 第43-44页 |
| ·ALU 功能验证 | 第44-48页 |
| ·功能级模块验证 | 第44-45页 |
| ·整体功能验证 | 第45-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 版图设计及性能分析 | 第49-54页 |
| ·版图设计流程概述 | 第49-50页 |
| ·ALU 版图设计 | 第50-52页 |
| ·全局规划 | 第50-51页 |
| ·时钟网络设计 | 第51页 |
| ·整体版图 | 第51-52页 |
| ·性能分析 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第六章 结束语 | 第54-56页 |
| ·全文工作总结 | 第54页 |
| ·未来工作展望 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第61页 |
