GPS/BD-2双模接收机基带处理平台的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题的来源、背景及意义 | 第10-11页 |
| ·双模接收机国内外研究现状 | 第11-15页 |
| ·双模接收机发展历程 | 第11-14页 |
| ·北斗二代双模接收机原理分析 | 第14-15页 |
| ·本文的主要研究内容和章节安排 | 第15-17页 |
| 第2章 双模兼容接收机信号体制 | 第17-27页 |
| ·引言 | 第17页 |
| ·GPS 信号体制 | 第17-24页 |
| ·移位寄存器序列 | 第17-21页 |
| ·Gold 码 | 第21-23页 |
| ·C/A 码 | 第23-24页 |
| ·BD-2 信号体制研究 | 第24-26页 |
| ·衍生 BOC 信号 | 第26页 |
| ·本章小结 | 第26-27页 |
| 第3章 双模接收机基带处理算法的原理 | 第27-40页 |
| ·GPS 进展和未来规划 | 第27-28页 |
| ·COMPASS 卫星导航系统 | 第28-29页 |
| ·兼容接收机组成 | 第29-31页 |
| ·GPS 捕获原理 | 第31-34页 |
| ·串行捕获 | 第31-32页 |
| ·基于 FFT 的码相位并行捕获 | 第32-34页 |
| ·基于 FFT 的衍生 BOC 捕获原理 | 第34页 |
| ·MBOC 捕获 | 第34页 |
| ·跟踪环路的研究 | 第34-38页 |
| ·伪码跟踪环路 | 第34-37页 |
| ·载波跟踪 | 第37-38页 |
| ·GPS/BD-2 双模相关器 | 第38-39页 |
| ·双模码发生器 | 第39页 |
| ·本章小结 | 第39-40页 |
| 第4章 双模接收机捕获跟踪的 SOPC 实现 | 第40-54页 |
| ·并行计算 | 第40页 |
| ·SOPC 嵌入式系统 | 第40-43页 |
| ·SOC 系统 | 第41页 |
| ·SOPC 技术 | 第41-42页 |
| ·Nioss II 多处理器系统 | 第42-43页 |
| ·基带相关器的 FPGA 实现 | 第43-51页 |
| ·混频器 | 第43-44页 |
| ·MBOC | 第44页 |
| ·FFT 模块 | 第44-46页 |
| ·码延迟 | 第46-47页 |
| ·DDS | 第47-49页 |
| ·平方和模块 | 第49-50页 |
| ·复数乘法器的设计 | 第50-51页 |
| ·NiosII 软内核处理器模块 | 第51-52页 |
| ·NiosII 软核处理器的设计 | 第51-52页 |
| ·系统综合编译与实验结果 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 ARM+FPGA 基带处理平台的设计 | 第54-69页 |
| ·引言 | 第54页 |
| ·基带处理平台原理图设计 | 第54-62页 |
| ·FPGA 原理图设计 | 第54-58页 |
| ·ARM9 原理图设计 | 第58-60页 |
| ·基带平台 PCB 设计 | 第60-62页 |
| ·基带平台软件设计 | 第62-63页 |
| ·构建交叉编译环境配置 | 第63-64页 |
| ·设备驱动程序 | 第64-65页 |
| ·系统移植 | 第65-66页 |
| ·软件程序设计 | 第66-67页 |
| ·系统调试 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74页 |
