基于DSP的高速数字相机采集系统设计

摘要	第1-5页
Abstract	第5-9页
第1章 绪论	第9-16页
·课题背景	第9-11页
·国内外研究现状	第11-14页
·DSP技术的发展	第11页
·可编程逻辑器件的发展	第11-13页
·图像采集与处理系统现状	第13-14页
·本课题所要研究的内容	第14-16页
第2章 高速图像采集及处理系统总体设计	第16-26页
·Camera Link及LVDS技术简介	第16-17页
·系统硬件结构的总体设计	第17-18页
·板上主要芯片的选取	第18-23页
·信号处理芯片DSP的选取	第18-20页
·时序控制芯片CPLD的选取	第20-21页
·图像数据暂存芯片FIFO的选取	第21-23页
·CPLD内部逻辑分析	第23-24页
·相机曝光控制信号处理单元	第23页
·时序拟合单元	第23-24页
·看门狗单元	第24页
·DSP软件的整体设计	第24页
·系统的工作原理	第24-25页
·本章小结	第25-26页
第3章 系统硬件设计	第26-41页
·数字图像采集模块设计	第26-29页
·采集系统与相机的接口	第26-27页
·LVDS转换电路	第27-28页
·数字图像的接收与暂存	第28-29页
·数字图像处理模块设计	第29-32页
·EMIFA接口扩展	第29-31页
·EMIFB接口扩展	第31-32页
·CPLD最小系统设计	第32-33页
·串口传输模块设计	第33-34页
·系统电源设计	第34-36页
·DSP内核电源的设计方法	第34-35页
·DSP及其外围器件的电源设计	第35-36页
·其他外围电路设计	第36-39页
·复位电路	第36页
·系统时钟	第36-38页
·JTAG仿真接口	第38-39页
·设计过程中需要的细节	第39-40页
·本章小结	第40-41页
第4章 系统软件设计	第41-62页
·FPGA/CPLD的逻辑设计流程	第41-42页
·逻辑设计中模块设计的步骤及各模块的划分	第42页
·模块设计的步骤	第42页
·各模块的划分	第42页
·CA-D6 相机曝光控制模块	第42-46页
·相机曝光时序及控制信号的分析	第42-43页
·相机曝光时序的设计	第43-45页
·相机曝光时序的仿真	第45-46页
·时序拟合模块	第46-49页
·数据输出的时序分析	第46-48页
·数据暂存时序的设计	第48-49页
·数据暂存时序的仿真	第49页
·看门狗模块	第49-50页
·DSP软件的设计步骤	第50-51页
·系统DSP程序的软件设计	第51-61页
·系统存储区域的分配	第52-53页
·系统中断的设置	第53-54页
·系统各模块软件设计	第54-57页
·图像处理的算法和流程图	第57-61页
·本章小结	第61-62页
第5章 系统开发环境与整体调试、仿真	第62-73页
·DSP集成开发环境CCS特点	第62-66页
·集成开发环境CCS的主要功能	第62-63页
·DSP/BIOS的组成模块	第63-66页
·CPLD集成开发环境及编程语言	第66-67页
·硬件电路开发环境	第67页
·CCS设置	第67-68页
·系统接口测试过程	第68-71页
·SDRAM接口测试	第68-69页
·FLASH接口测试	第69-70页
·串行通信接口测试	第70-71页
·系统整体调试	第71-72页
·本章小结	第72-73页
结论	第73-74页
参考文献	第74-77页
附录1 相机数据接口连接管脚	第77-78页
附录2 相机电源和控制接口连接管脚	第78-79页
附录3 DSP的中断设置	第79-80页
附录4 EDMA的通道与触发事件的对应关系	第80-82页
致谢	第82页