| 中文摘要 | 第1页 |
| ABSTRACT | 第3-7页 |
| 第一章 引言 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内、外研究现状 | 第8-10页 |
| ·本论文完成的主要工作 | 第10-11页 |
| 第二章 电能质量的分类 | 第11-16页 |
| ·电能质量的分类 | 第11-13页 |
| ·IEEE 关于电能质量的分类 | 第11-12页 |
| ·变化型和事件型分类 | 第12-13页 |
| ·电压暂降、暂升和短时中断 | 第13-16页 |
| ·电压暂降 | 第13-14页 |
| ·电压暂升 | 第14-15页 |
| ·电压中断 | 第15-16页 |
| 第三章 装置的总体设计 | 第16-29页 |
| ·装置的基本功能 | 第16页 |
| ·主从式系统的设计方案 | 第16-17页 |
| ·CPU 的选择及存储器扩展方案 | 第17-19页 |
| ·CPU 的串行队列模块和定时处理器单元 | 第19-20页 |
| ·CPU 的串行队列模块（QSM） | 第19-20页 |
| ·定时处理器单元（TPU） | 第20页 |
| ·DSP的选择及存储器扩展方案 | 第20-22页 |
| ·CPU 与 DSP 的数据通信方案比较 | 第22-24页 |
| ·数据采集电路 | 第24-28页 |
| ·数据采集电路的原理图 | 第24页 |
| ·电压形成回路 | 第24-25页 |
| ·频谱混叠与频谱泄漏的解决 | 第25-26页 |
| ·抗混叠低通滤波电路的设计 | 第26页 |
| ·A/D 转换电路方案比较 | 第26-28页 |
| ·为实现对电压暂降和短时中断的记录硬件采取的措施 | 第28-29页 |
| 第四章 动态电压质量算法和电能质量各指标的时间分析 | 第29-47页 |
| ·理论分析 | 第29-31页 |
| ·d-q 变换原理 | 第29-30页 |
| ·延迟60°的d-q 变换 | 第30页 |
| ·无时延改进d-q 变换 | 第30-31页 |
| ·电压暂降、暂升和短时中断的识别 | 第31-32页 |
| ·设计原则及软件配合 | 第32-33页 |
| ·CPU 和 DSP 的指令时间分析 | 第33-34页 |
| ·CPU 和 DSP 之间的数据交换时间 | 第34-35页 |
| ·FFT 的计算时间 | 第35页 |
| ·电压暂降、暂升和短时中断的计算时间 | 第35-36页 |
| ·电能质量指标的计算方法和时间 | 第36-47页 |
| ·频率的计算方法和时间 | 第36-38页 |
| ·电压偏差及其它量的计算方法和时间 | 第38-40页 |
| ·电网谐波的计算方法和时间 | 第40-42页 |
| ·三相电压不平衡度的计算方法和时间 | 第42-43页 |
| ·电压波动和闪变的计算方法和时间 | 第43-46页 |
| ·总的计算时间分析 | 第46-47页 |
| 第五章 辅助电路的设计 | 第47-58页 |
| ·GPS 电路的设计 | 第47-50页 |
| ·UT ONCORE 接收器的选择 | 第47页 |
| ·引脚功能 | 第47-48页 |
| ·MC68332 与 UT Oncore 接收器的接口 | 第48-49页 |
| ·秒脉冲输出 | 第49页 |
| ·GPS 卫星失锁及时钟信号实现方案 | 第49-50页 |
| ·存储电路的设计 | 第50-52页 |
| ·存储电路设计方案 | 第50-51页 |
| ·硬盘的 IDE 总线接口 | 第51页 |
| ·程序设计 | 第51-52页 |
| ·存储的时间分析 | 第52页 |
| ·网络电路的设计 | 第52-55页 |
| ·以太网控制器的选择 | 第52页 |
| ·接口电路设计 | 第52-53页 |
| ·程序设计 | 第53-54页 |
| ·网络电路发送和接收数据的时间分析 | 第54页 |
| ·网络电路与计算机并口的方案比较 | 第54-55页 |
| ·液晶显示电路的设计 | 第55-57页 |
| ·液晶显示器的选择 | 第55页 |
| ·HD61202 的工作原理 | 第55-56页 |
| ·MGL512864 的逻辑电路图 | 第56页 |
| ·MGL512864 模块的接口设计 | 第56-57页 |
| ·键盘的设计 | 第57-58页 |
| 第六章 结论与展望 | 第58-59页 |
| ·结论 | 第58页 |
| ·展望 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-62页 |
| 在学期间发表论文和参加科研情况 | 第62页 |