用于纳米集成电路可制造性设计的测试结构版图生成器设计
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-14页 |
| 第一章 绪论 | 第14-20页 |
| ·集成电路的发展历史简述 | 第14-15页 |
| ·集成电路设计和制造技术 | 第15-17页 |
| ·纳米工艺节点下的可制造性设计 | 第17-18页 |
| ·工艺变异定性方法 | 第18页 |
| ·世界上当前的研究状况 | 第18-19页 |
| ·论文完成的主要工作 | 第19-20页 |
| 第二章 集成电路工艺变异 | 第20-34页 |
| ·集成电路工艺与挑战 | 第20-23页 |
| ·传统的集成电路工艺 | 第20页 |
| ·新工艺技术与挑战 | 第20-23页 |
| ·集成电路工艺变异 | 第23-26页 |
| ·工艺变异分类 | 第23页 |
| ·时间性与空间性变异 | 第23-24页 |
| ·系统性变异与随机性变异 | 第24页 |
| ·工艺变异的表现 | 第24-26页 |
| ·工艺变异的影响 | 第26-28页 |
| ·工艺变异对器件的影响 | 第26-27页 |
| ·工艺变异对互连的影响 | 第27-28页 |
| ·器件、互连变异对电路性能的影响 | 第28-32页 |
| ·器件变异对电路性能的影响 | 第28-29页 |
| ·互连变异对电路性能的影响 | 第29-31页 |
| ·变异引起的逻辑错误 | 第31-32页 |
| ·集成电路参数性变异 | 第32-34页 |
| 第三章 集成电路互连参数定性研究 | 第34-49页 |
| ·互连参数 | 第34-35页 |
| ·SIPPs 参数 | 第35-38页 |
| ·SIPPs 参数简介 | 第35页 |
| ·SIPPs 参数内容 | 第35-37页 |
| ·SIPPs 参数在集成电路设计中的作用 | 第37-38页 |
| ·集成电路互连参数影响因素与定性方法 | 第38-40页 |
| ·影响因素 | 第38-39页 |
| ·测试结构方法简介 | 第39页 |
| ·WAT 简介 | 第39-40页 |
| ·仿真参考对比 | 第40页 |
| ·测试结构版图生成器设计背景 | 第40-41页 |
| ·自动生成测试结构版图的原因 | 第40-41页 |
| ·CIF 版图与GDSII 版图简介 | 第41页 |
| ·采用Perl 的原因 | 第41页 |
| ·所采用的测试结构说明 | 第41-46页 |
| ·pp3D 结构 | 第42-43页 |
| ·comb3D 结构 | 第43-44页 |
| ·ViaR 结构 | 第44-45页 |
| ·仿真实电路 | 第45-46页 |
| ·测试结构版图生成器工作原理 | 第46-49页 |
| ·软件工具与运行环境、流程简介 | 第46-47页 |
| ·版图层信息文件准备（Layer.map） | 第47页 |
| ·CIF 转GDSII | 第47页 |
| ·相关检查 | 第47页 |
| ·编写最终布局文件 | 第47-48页 |
| ·获取最终GDSII 版图文件 | 第48-49页 |
| 第四章 测试结构版图生成器程序实现 | 第49-57页 |
| ·测试结构版图生成器程序流程 | 第49-50页 |
| ·主程序 | 第50-51页 |
| ·输入文件解释 | 第50-51页 |
| ·主程序工作流程 | 第51页 |
| ·子函数genpp3D | 第51-52页 |
| ·子函数gencomb3D | 第52-54页 |
| ·子函数genViaR | 第54-56页 |
| ·实验结果 | 第56-57页 |
| 第五章 总结与展望 | 第57-58页 |
| 附录(A) Layer.map | 第58-59页 |
| 附录(B) struct.cmd | 第59-65页 |
| 参考文献 | 第65-69页 |
