| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-22页 |
| 1.1 研究背景 | 第8-12页 |
| 1.2 国内外研究现状 | 第12-16页 |
| 1.3 异构内存上支持大页的挑战 | 第16-20页 |
| 1.4 本文研究内容 | 第20-21页 |
| 1.5 论文框架结构 | 第21-22页 |
| 2 支持大页和大容量缓存的层次化异构内存系统的设计 | 第22-35页 |
| 2.1 系统的设计目标 | 第22-23页 |
| 2.2 系统的设计思路 | 第23-26页 |
| 2.3 总体架构和工作流程 | 第26-33页 |
| 2.4 本章小结 | 第33-35页 |
| 3 支持大页和大容量缓存的层次化异构内存系统的关键技术 | 第35-42页 |
| 3.1 DRAM缓存的管理方式 | 第35-37页 |
| 3.2 基于数据块热度的DRAM缓存过滤 | 第37-39页 |
| 3.3 轻量级数据块热度监测 | 第39-40页 |
| 3.4 基于实时信息的动态阈值调整 | 第40-41页 |
| 3.5 本章小结 | 第41-42页 |
| 4 实验测试和结果分析 | 第42-53页 |
| 4.1 实验环境 | 第42-44页 |
| 4.2 测试方法及测试基准 | 第44-45页 |
| 4.3 性能测试 | 第45-46页 |
| 4.4 能耗测试 | 第46-47页 |
| 4.5 带宽占用测试 | 第47页 |
| 4.6 大页的优化效果 | 第47-48页 |
| 4.7 敏感性测试 | 第48-50页 |
| 4.8 系统开销 | 第50-51页 |
| 4.9 本章小结 | 第51-53页 |
| 5 总结与展望 | 第53-55页 |
| 5.1 总结 | 第53-54页 |
| 5.2 展望 | 第54-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-62页 |
| 附录1 攻读硕士期间申请的国家发明专利 | 第62-63页 |
| 附录2 攻读硕士期间参与的项目 | 第63页 |