| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 课题的研究背景及意义 | 第13-14页 |
| 1.2 国内外数字广播电视发展的现状 | 第14-15页 |
| 1.3 数字视频采集卡的发展现状 | 第15-16页 |
| 1.4 本课题主要研究工作 | 第16页 |
| 1.5 论文章节结构安排 | 第16-18页 |
| 第2章 基于PCI总线的数字视频采集卡的系统设计 | 第18-37页 |
| 2.1 数字视频采集卡的系统设计 | 第18-19页 |
| 2.2 硬件系统框图设计 | 第19页 |
| 2.3 SDI处理模块 | 第19-24页 |
| 2.3.1 SDI均衡 | 第19-20页 |
| 2.3.2 SDI时钟提取 | 第20-24页 |
| 2.4 FPGA系统 | 第24-28页 |
| 2.4.1 EP2C20Q240C8 | 第24页 |
| 2.4.2 FPGA配置 | 第24-28页 |
| 2.5 PCI总线及桥接部分系统 | 第28-30页 |
| 2.5.1 PEX8112 | 第28页 |
| 2.5.2 桥接部分电气规范 | 第28-29页 |
| 2.5.3 时钟及复位 | 第29-30页 |
| 2.6 SOPC系统模块设计 | 第30-32页 |
| 2.7 SOPC系统模块数据测试 | 第32-34页 |
| 2.8 电源模块 | 第34-36页 |
| 2.9 小结 | 第36-37页 |
| 第3章 采集卡数据预处理模块的软件设计 | 第37-48页 |
| 3.1 FPGA软件系统框图 | 第37页 |
| 3.2 SDI接收模块 | 第37-38页 |
| 3.3 数据变换模块 | 第38-40页 |
| 3.4 时钟产生模块 | 第40-41页 |
| 3.5 数据缓存模块 | 第41-47页 |
| 3.5.1 DRAM模块 | 第41-42页 |
| 3.5.2 写地址产生模块 | 第42-43页 |
| 3.5.3 标志信号产生模块 | 第43-45页 |
| 3.5.4 读使能控制模块 | 第45页 |
| 3.5.5 读地址产生模块 | 第45-47页 |
| 3.6 小结 | 第47-48页 |
| 第4章 基于PCI总线的数字视频采集卡的驱动程序设计 | 第48-59页 |
| 4.1 驱动程序开发工具的选择 | 第48-49页 |
| 4.2 使用WinDriver开发驱动程序 | 第49-58页 |
| 4.2.1 构建驱动程序框架 | 第49-52页 |
| 4.2.2 DMA控制 | 第52-54页 |
| 4.2.3 中断处理 | 第54-56页 |
| 4.2.4 数据存储 | 第56-57页 |
| 4.2.5 链式DMA的驱动设计 | 第57-58页 |
| 4.3 小结 | 第58-59页 |
| 第5章 系统测试 | 第59-65页 |
| 5.1 内存中的数据测试 | 第59-61页 |
| 5.2 图像测试 | 第61-64页 |
| 5.3 小结 | 第64-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 附录一 电路原理图 | 第71-72页 |
| 附录二 FPGA顶层部分原理图 | 第72-73页 |
| 附录三 自定义数据输入组件核心代码 | 第73-75页 |
| 附录四 DRAM标志信号产生模块程序代码 | 第75-76页 |
| 附录五 DRAM读使能控制模块程序代码 | 第76-77页 |
| 致谢 | 第77页 |