| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-19页 |
| 1.1 研究背景及意义 | 第13页 |
| 1.2 相关技术的研究现状 | 第13-17页 |
| 1.2.1 认知无线电中交汇算法的研究现状 | 第13-15页 |
| 1.2.2 跳频技术的研究现状 | 第15-16页 |
| 1.2.3 基于认知的跳频系统的研究现状 | 第16-17页 |
| 1.3 研究内容及章节安排 | 第17-19页 |
| 第二章 基于认知的跳频系统建模 | 第19-27页 |
| 2.1 基于认知的跳频系统的原理 | 第19-20页 |
| 2.2 基于认知的跳频系统结构 | 第20-21页 |
| 2.3 跳频系统建模 | 第21-24页 |
| 2.3.1 伪随机码生成模块 | 第21页 |
| 2.3.2 数字调制与解调模块 | 第21页 |
| 2.3.3 跳频图案生成模块 | 第21-22页 |
| 2.3.4 信道模块及滤波器设计 | 第22页 |
| 2.3.5 同步捕获模块 | 第22-23页 |
| 2.3.6 干扰建模 | 第23-24页 |
| 2.4 交汇系统建模 | 第24-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 基于自适应门限的跳频同步捕获 | 第27-41页 |
| 3.1 自同步捕获法 | 第27-29页 |
| 3.1.1 串行捕获算法 | 第27页 |
| 3.1.2 并行捕获算法 | 第27-28页 |
| 3.1.3 等待式捕获算法 | 第28-29页 |
| 3.2 基于自适应门限的自同步捕获算法 | 第29-35页 |
| 3.2.1 自适应门限的工作原理 | 第29-30页 |
| 3.2.2 串行捕获 | 第30-32页 |
| 3.2.2.1 系统模型 | 第31-32页 |
| 3.2.2.2 性能比较 | 第32页 |
| 3.2.3 并行捕获 | 第32-33页 |
| 3.2.3.1 系统模型 | 第32-33页 |
| 3.2.3.2 性能比较 | 第33页 |
| 3.2.4 等待式自同步捕获 | 第33-35页 |
| 3.2.4.1 系统模型 | 第33-34页 |
| 3.2.4.2 性能比较 | 第34-35页 |
| 3.3 不同干扰下的捕获性能 | 第35-40页 |
| 3.3.1 单频干扰 | 第35-37页 |
| 3.3.2 多频干扰 | 第37-38页 |
| 3.3.3 宽带干扰 | 第38-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 基于信道跳频序列的交汇算法研究 | 第41-47页 |
| 4.1 基于信道跳频序列的认知无线电交汇算法 | 第41-43页 |
| 4.1.1 伪随机算法 | 第41-42页 |
| 4.1.2 基于排列的算法 | 第42-43页 |
| 4.1.3 基于Quorum理论的最佳AQCH算法 | 第43页 |
| 4.2 非对称式网络下的各算法研究 | 第43-46页 |
| 4.2.1 认知网络环境条件假设 | 第44页 |
| 4.2.2 MMC算法 | 第44-45页 |
| 4.2.3 GOS算法 | 第45页 |
| 4.2.4 最佳AQCH算法 | 第45-46页 |
| 4.3 本章小结 | 第46-47页 |
| 第五章 用于控制测试数据传输的SATA3.0主控器设计 | 第47-65页 |
| 5.1 SATA3.0协议分析 | 第47-52页 |
| 5.1.1 应用层 | 第47-48页 |
| 5.1.2 传输层 | 第48-50页 |
| 5.1.3 链路层 | 第50-51页 |
| 5.1.4 物理层 | 第51-52页 |
| 5.2 SATA3.0 IP核的总体设计 | 第52-62页 |
| 5.2.1 总体结构设计 | 第52页 |
| 5.2.2 应用层子模块设计 | 第52-53页 |
| 5.2.3 传输层子系统设计 | 第53-55页 |
| 5.2.4 链路层子系统设计 | 第55-59页 |
| 5.2.5 物理层子系统设计 | 第59-62页 |
| 5.3 SATA3.0主控器的物理验证 | 第62-64页 |
| 5.3.1 物理验证平台 | 第62-63页 |
| 5.3.2 物理层验证 | 第63-64页 |
| 5.3.3 测试总结 | 第64页 |
| 5.4 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 未来的工作计划 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 作者在学期间取得的学术成果 | 第72-73页 |
| 附录A GOS算法的ETTR程序 | 第73-78页 |
| 附录B SATA3.0主控器传输层状态机代码 | 第78-79页 |