摘要 | 第4-5页 |
Abstract | 第5页 |
专用术语注释表 | 第8-9页 |
第一章 绪论 | 第9-12页 |
1.1 研究背景和意义 | 第9页 |
1.2 研究内容与挑战 | 第9-10页 |
1.2.1 研究内容 | 第9-10页 |
1.2.2 研究设计面临的挑战 | 第10页 |
1.3 论文章节安排 | 第10-12页 |
第二章 相关背景知识介绍 | 第12-20页 |
2.1 多端口共享存储器的简介 | 第12-14页 |
2.1.1 什么是多端口共享存储器 | 第12页 |
2.1.2 多端口共享存储器的用途 | 第12-14页 |
2.2 常用多端口共享存储器的发展现状 | 第14-17页 |
2.2.1 分时共享总线型 | 第14-15页 |
2.2.2 中央控制单元型 | 第15-16页 |
2.2.3 实时同等共享型 | 第16-17页 |
2.3 关于多端口共享存储器的关键技术 | 第17-19页 |
2.4 本章小结 | 第19-20页 |
第三章 基于FPGA的多端口共享存储器的传统设计 | 第20-37页 |
3.1 基于SRAM技术的Altera FPGA的结构 | 第20-24页 |
3.1.1 可编程输入输出单元(IOE) | 第21-22页 |
3.1.2 可配置逻辑阵列块(LAB) | 第22-23页 |
3.1.3 嵌入式块RAM(BRAM) | 第23页 |
3.1.4 丰富的互连线资源 | 第23-24页 |
3.1.5 底层内嵌功能单元 | 第24页 |
3.1.6 内嵌专用硬核 | 第24页 |
3.2 基于FPGA的多端口存储器设计概述 | 第24-25页 |
3.3 利用FPGA内部提供的嵌入式存储器块设计 | 第25-26页 |
3.4 利用FPGA内部提供的逻辑单元资源设计 | 第26-34页 |
3.4.1 组合逻辑设计 | 第27-30页 |
3.4.2 时序逻辑设计 | 第30-34页 |
3.5 利用存储器块构造多端口存储器的传统设计方法 | 第34-36页 |
3.5.1 拆分技术 | 第34页 |
3.5.2 克隆技术 | 第34-35页 |
3.5.3 倍频技术 | 第35-36页 |
3.6 本章小结 | 第36-37页 |
第四章 基于FPGA的多端口共享存储器新设计方法 | 第37-62页 |
4.1 新设计方法的实现原理 | 第37-39页 |
4.2 四写四读存储器电路设计具体实现方法 | 第39-48页 |
4.2.1 一写四读存储器模块的设计实现 | 第39-42页 |
4.2.2 四写四读存储器模块的设计实现 | 第42-45页 |
4.2.3 时钟电路的设计实现 | 第45-48页 |
4.3 存储器的仿真实现及分析 | 第48-51页 |
4.3.1 一写四读仿真实现 | 第48-49页 |
4.3.2 四写四读仿真实现 | 第49-50页 |
4.3.3 两写两加工仿真实现 | 第50-51页 |
4.4 基于AHB总线的写端口仲裁器的设计 | 第51-58页 |
4.4.1 AHB总线仲裁机制 | 第52-53页 |
4.4.2 仲裁算法 | 第53-55页 |
4.4.3 设计方案 | 第55-58页 |
4.5 四写四读存储器的FPGA设计 | 第58-61页 |
4.5.1 布局与布线 | 第58-59页 |
4.5.2 引脚分配 | 第59-60页 |
4.5.3 编程和配置 | 第60-61页 |
4.6 本章小结 | 第61-62页 |
第五章 设计分析 | 第62-70页 |
5.1 新设计方法的资源占用情况与运行速度分析 | 第62-63页 |
5.1.1 四写四读存储器资源占用情况及速度分析 | 第62页 |
5.1.2 资源占用情况与运行速度对比方案 | 第62-63页 |
5.2 资源占用与运行速度具体分析 | 第63-67页 |
5.2.1 数据位宽和端口个数保持不变,存储深度发生变化 | 第63-64页 |
5.2.2 存储深度和端口个数保持不变,数据位宽发生变化 | 第64-66页 |
5.2.3 存储深度和数据位宽保持不变,端口个数发生变化 | 第66-67页 |
5.3 新设计方法与传统设计方法的比较分析 | 第67-68页 |
5.4 新设计方案优缺点 | 第68页 |
5.5 本章小结 | 第68-70页 |
第六章 总结与展望 | 第70-72页 |
6.1 工作总结 | 第70-71页 |
6.2 未来展望 | 第71-72页 |
参考文献 | 第72-74页 |
致谢 | 第74页 |