| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 论文研究背景及研究意义 | 第11-12页 |
| 1.1.1 论文的研究背景 | 第11-12页 |
| 1.1.2 论文的研究意义 | 第12页 |
| 1.2 本课题的国内外研究现状 | 第12-14页 |
| 1.2.1 国外研究现状 | 第12-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.3 本文的主要内容 | 第14-15页 |
| 1.4 论文的组织结构 | 第15-16页 |
| 第二章 系统方案选择与总体设计 | 第16-21页 |
| 2.1 ASIC解决方案 | 第16-17页 |
| 2.2 基于FPGA的嵌入式解决方案 | 第17-18页 |
| 2.3 基于FPGA的纯硬线解决方案 | 第18-19页 |
| 2.4 最终方案的选择 | 第19页 |
| 2.5 系统总体设计 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 第三章 系统详细设计 | 第21-49页 |
| 3.1 系统模块的划分 | 第21-24页 |
| 3.2 TCP发送处理模块的设计 | 第24-37页 |
| 3.2.1 TCP数据封装模块的设计 | 第25-27页 |
| 3.2.2 校验和产生模块设计 | 第27-28页 |
| 3.2.3 定时器启动/发送FIFO读信号产生模块的设计 | 第28-30页 |
| 3.2.4 流量控制模块的设计 | 第30-32页 |
| 3.2.5 发送缓存模块的设计 | 第32-33页 |
| 3.2.6 发送控制模块的设计 | 第33-37页 |
| 3.3 定时/计数器的设计 | 第37-38页 |
| 3.4 重传超时时间自调整模块的设计 | 第38-40页 |
| 3.5 接收处理模块的设计 | 第40-45页 |
| 3.5.1 报文解封模块的设计 | 第41-43页 |
| 3.5.2 报文校验模块的设计 | 第43-45页 |
| 3.6 TCP卸载引擎完整接.设计 | 第45-46页 |
| 3.7 软件仿真平台的设计 | 第46-47页 |
| 3.8 硬件验证系统的设计 | 第47-48页 |
| 3.9 本章小结 | 第48-49页 |
| 第四章 系统软件仿真 | 第49-58页 |
| 4.1 子模块仿真 | 第49-52页 |
| 4.1.1 校验和生成模块仿真 | 第49-50页 |
| 4.1.2 报文校验模块的仿真 | 第50页 |
| 4.1.3 定时器启动/发送FIFO读信号产生模块仿真 | 第50-51页 |
| 4.1.4 流量控制模块仿真 | 第51-52页 |
| 4.2. 系统整体仿真 | 第52-57页 |
| 4.2.1 正常通信过程仿真 | 第52-54页 |
| 4.2.2 通信异常情况仿真 | 第54-57页 |
| 4.3 本章小结 | 第57-58页 |
| 第五章 系统板级验证及性能分析 | 第58-68页 |
| 5.1 系统模块板级验证 | 第58-63页 |
| 5.1.1 校验和生成模块验证 | 第59页 |
| 5.1.2 报文校验模块的验证 | 第59-60页 |
| 5.1.3 流量控制模块的验证 | 第60-61页 |
| 5.1.4 定时启动信号/发送fifo读信号模块的验证 | 第61-63页 |
| 5.2 系统整体板级验证 | 第63-66页 |
| 5.2.1 TCP主动连接建立的验证 | 第63-64页 |
| 5.2.2 TCP报文传输错误的验证 | 第64页 |
| 5.2.3 TCP报文超时的验证 | 第64-65页 |
| 5.2.4 TCP报文超时复位连接验证 | 第65页 |
| 5.2.5 TCP主动关闭连接的验证 | 第65-66页 |
| 5.3 报文处理时延分析 | 第66-67页 |
| 5.4 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 论文总结 | 第68-69页 |
| 6.2 对后续工作的展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 附录 部分代码 | 第74-79页 |
| 攻读硕士学位期间取得的成果 | 第79-80页 |
